论文部分内容阅读
本文介绍了一种安全SoC芯片架构，描述了物理设计的指标要求及其在0．13umGSMCCMOS工艺上的物理设计，重点阐述了物理设计的中的3个关键技术——时序收敛设计、低功耗设计以及IO规划设计，并探讨了安全芯片物理设计上的自身安全性设计考虑。通过签核级的分析，该芯片最终满足了指标要求。该芯片包含36个时钟域，4种低功耗工作模式，约有26万个标准单元，72个宏模块，130个pad，合计约560万个逻辑等效门，芯片面积5．6mm×5．6mm。