论文部分内容阅读
提出了一种主从式T／H电路，有效解决了折叠ADC预处理器限制输入信号带宽的问题，使预处理电路速度及稳定性得到大幅度改善；同时该T／H结构使用内部差分误差补偿技术，在高采样率情况下保持良好的精度，有效抑制了电荷注入、时钟馈通等问题．在1．2μm SPDM标准数字CMOS工艺条件下，实现6bit CMOS折叠、电流插值A／D转换器．仿真结果：采样频率为250Ms／s时，功耗小于300mw，输入信号带宽约80MHz，输入模拟信号和二进制输出码输出之间延迟为2．5个时钟周期。