论文部分内容阅读
介绍了一种新型低抖动快速锁定时钟稳定电路。该电路通过检测输入时钟信号的上升沿，产生一个尖峰脉冲和一个精确延迟半个周期的尖峰脉冲，共同组成一个稳定的低抖动时钟。该电路采用0．35μm标准CMOS工艺库，在Cadence环境下进行仿真，在100MHz输入时钟频率下，输出时钟抖动为56fs，电路的功耗仅有35mW。