论文部分内容阅读
采用高速鉴频鉴相器、抗抖动电荷泵和差分对称负载延迟单元优化结构,综合分析环形振荡器各类噪声模型,设计了一种适用于HDTV的低抖动时钟电路。芯片采用SMIC 0.35μm标准CMOS工艺,3.3V电源电压。在一定测试环境下,输出30MHz时钟信号抖动σ仅为10.4ps,能很好地满足电路设计要求。