论文部分内容阅读
以CPLD（复杂可编程逻辑器件）为核心的时间控制器与传统时间控制器相比,具有外围电路少、集成度高、可靠性强等优点.该时间控制器的设计是以VHDL为开发工具,以MAX＋PLUSⅡ为软件平台,采用模块化设计.该控制器具有数字时钟功能,又有定时器功能,能方便灵活地设置开启时间和关闭时间,在路灯、广告灯箱、霓虹灯等处具有广泛的应用.文中给出了部分模块的VHDL源程序及仿真图.