【摘 要】
：
针对单光子探测盖革雪崩焦平面读出电路应用,基于全局共享延迟锁相环和2维H型时钟树网络,该文设计一款低抖动多相位时钟电路。延迟锁相环采用8相位压控延迟链、双边沿触发型鉴相器和启动-复位模块,引入差分电荷泵结构,减小充放电流失配,降低时钟抖动。采用H时钟树结构,减小大规模电路芯片传输路径不对称引起的相位差异,确保多路分相时钟等延迟到达像素单元。采用0.18 mm CMOS工艺流片,测试结果表明,延迟锁
【机 构】
：
中国科学院上海技术物理研究所,中国科学院上海技术物理研究所,中国科学院大学
【基金项目】
：
国家自然科学基金(62075229,61675225)。
论文部分内容阅读
针对单光子探测盖革雪崩焦平面读出电路应用,基于全局共享延迟锁相环和2维H型时钟树网络,该文设计一款低抖动多相位时钟电路。延迟锁相环采用8相位压控延迟链、双边沿触发型鉴相器和启动-复位模块,引入差分电荷泵结构,减小充放电流失配,降低时钟抖动。采用H时钟树结构,减小大规模电路芯片传输路径不对称引起的相位差异,确保多路分相时钟等延迟到达像素单元。采用0.18 mm CMOS工艺流片,测试结果表明,延迟锁相环锁定频率范围150～400 MHz。锁定范围内,相位噪声低于–127 dBc/Hz@1 MHz,时钟
其他文献
针对传统平行阵列2维测向自由度低、分辨能力差和小快拍情况下估计误差大等问题,该文提出基于平行互质虚拟阵列的低复杂度2维波达角(DOA)估计算法。该算法利用两个相互平行的互质线阵扩展生成虚拟阵列,并通过协方差矩阵和互协方差矩阵构造具有增强2维角度自由度的扩展矩阵,最后通过奇异值分解(SVD)和旋转不变技术(ESPRIT)获得自动匹配的2维角度估计。相比于传统的2维DOA估计方法,所提算法更好地利用了
忆阻器作为一种新型电子元件,具有尺寸小、读写速度快、非易失性和易于与CMOS电路兼容等特性,是实现非易失性存储器最具发展前景的技术之一。但是已有的多值存储交叉阵列存在电路结构复杂、漏电流和存储密度低等问题,影响了多值存储交叉阵列的实用性。该文提出一种基于异构忆阻器的多值存储交叉阵列,其中存储单元由1个MOS管和两个具有不同阈值电压和Ron阻值的异构忆阻器构成(1T2M),可实现单个电压信号完成4值
该文提出一种新型小尺寸、低剖面、"f"字型波导缝隙圆极化器,高度仅1/6波长,宽度约2/5波长。基于该圆极化器,设计了一种高效率、低剖面、圆极化脊波导缝隙线阵天线。为满足空间应用中对轻质、高效率、圆极化、±60°宽角扫描相控阵天线的需求,采用该线阵天线作为阵元设计、仿真并实现了16阵元Ka频段脊波导缝隙相控阵天线。仿真和实测结果表明,该相控阵天线可实现1维±60°宽角扫描。在扫描角范围内,相控阵天
亚阈值电路是低功耗重要发展方向之一。随着电源电压降低,晶圆代工厂提供的标准单元电路性能容易受噪声和工艺偏差的影响,已经成为制约亚阈值芯片的瓶颈。该文提出一种基于施密特触发(ST)与反向窄宽度效应(INWE)的亚阈值标准单元设计方案。该方案首先利用ST的迟滞效应与反馈机制,在电路堆叠结点处添加施密特反馈管以优化逻辑门、减少漏电流、增强鲁棒性;然后,采用INWE最小宽度尺寸与分指版图设计方法,提高电路
该文提出了一种基于改进简化实频算法的跨多倍频超宽带功率放大器。结合负载牵引技术,分析晶体管负载端的最优阻抗值变化。通过改进简化实频法中的优化目标和误差函数,对频段内选取多个频点的最优阻抗进行分析,设计并优化出了功率放大器的输出匹配电路,提高了功放的工作带宽。测试结果显示,在0.5～2.7 GHz频段内,饱和输出功率达到42.5 dBm,饱和漏极效率为64%～75%。
为了解决3维稀疏数据处理中向量化或矩阵化带来的原始空间结构破坏与计算复杂度高的问题,该文针对下视稀疏线阵3维SAR成像几何模型和回波信号特点,构建了张量空间信号模型,提出了一种基于低秩张量补全的3维SAR稀疏成像算法。该算法首先利用回波张量的低秩性,通过张量补全重构稀疏回波中的丢失元素,再对补全后的全采样信号张量进行3维成像,从而获得高效率、低旁瓣、高分辨率3维图像。基于X波段下视稀疏线阵3维SA
物联网(IoT)作为战略性新兴产业已经上升为国家发展重点,但在实际应用中也面临各种安全威胁。确保资源受限物联网系统数据传输、处理和存储的安全已成为研究热点。该文通过对物理不可克隆函数(PUF)和传感器制备工艺偏差的研究,提出一种基于气敏传感器的高稳态物理不可克隆函数发生器设计方案。该方案首先采用静电喷雾沉积(ESD)方式生成具有高比表面积特性的纳米材料,结合高温煅烧技术制备Pd-SnO2气敏传感器
为解决密码算法在粗粒度可重构密码逻辑阵列(CRCLA)上映射性能不高及编译时间长的问题,该文提出一种密码算法和硬件资源的描述形式,在映射过程中能够更加直观地显示各个资源的占用情况;并通过分析密码算法运算特征与粗粒度可重构密码逻辑阵列硬件结构的内在关联,以减少关键路径延时为目标,提出了一种以边为中心的密码逻辑阵列高能效映射算法(ECLMap)。通过边映射来指导节点映射,结合相关映射策略,引入回溯机制
水平集算法因其出色的性能,在图像分割领域中得到了广泛的应用。同时,与基于深度学习的图像分割算法相比,水平集算法不需要训练数据,大幅降低了数据标记带来的工作量。然而,目前水平集算法主要是基于软件开发,涉及大量复杂的计算,以及计算的多次迭代,导致较高的处理延时与功耗。为了加快水平集算法的处理速度和降低功耗,该文提出了一种基于FPGA的水平集图像分割算法加速器,其中包含4个设计创新点:任务级并行处理、图
针对弱观测条件下雷达信号存在数据残损的问题,该文提出一种基于变分模态分解和压缩感知(VMD-CS)的雷达信号重构方法。首先通过变分模态分解对采样数据进行降解去噪处理,其次在压缩感知框架下构造观测矩阵、稀疏表示字典矩阵,然后基于正交追踪匹配(OMP)算法重构出稀疏表示向量。在此基础上利用离散余弦稀疏矩阵重构信号,实现对残损雷达信号的数据重构。在连续丢失数据和随机丢失数据两种情况下,对实际采集的线性调