论文部分内容阅读
为了适应当前高清多灰度值显示和片上低存储需求，提出了一种高效低存储DWT的VLSI结构。采用了行列并行运行结构，并且行列运算均使用流水线机制，提高了硬件的利用率。并且使用各16位来存储小波系数的整数（包括符号位）部分和小数部分，使得这种结构能支持1023级（10位）灰度值和较高精度的需求。经过RTL级仿真和SMIC的0．18um工艺综合，结果表明，这种设计可在100MHZ时钟下，采用9／7滤波器经过5级分解，每秒可处理约65帧1024＊1024＊10位的图像。