论文部分内容阅读
该文以多芯片组件布线中的四通孔(V4R)算法为基础,针对其布线结果不均匀、产生多余噪声的缺陷,通过引入PST(Priority Search Tree)和LEA(Left Edge Algorithm)方法,移除过孔或拐角,减小布线层数,减少噪声,以达到总体布线结果优化。计算机模拟结果表明,优化后的算法有效利用了布线空间,在电特性方面使延时和噪声均得到减小。