论文部分内容阅读
通过研究LDPC码奇偶校验矩阵的结构特点和LDPC码译码算法数据流程的特性，设计出一种新型LDPC码译码器。译码器包含可扩展的存储器阵列、结构精巧的地址控制单元和功能强大的时序控制状态机，具备可灵活扩展译码码长、硬件实现复杂度低和硬件资源利用率高的优点。构建通信系统，对硬件译码器进行性能测试，测试结果表明，译码器的译码性能与理论仿真值基本吻合，证明设计的正确性。