论文部分内容阅读
【摘 要】本文着重阐述了MEMS工艺对TSV技术（through silicon via）和平面传输线的影响。首先基于HFSS建立了TSV通孔以及微波传输线的理论模型。针对X波段（10GHz），当硅衬底的高度一定时，分析了TSV通孔的半径大小、信号孔与屏蔽孔的间距、不同类型的微波传输线结构、线宽对微波集成电路性能的影响。通过优化关键的工艺参数，分别得出了性能优异的传输模型。
【关键词】TSV技术;CPWG传输线;MEMS工艺
1 引言
随着天线通信，汽车 和军用电子产品的快速发展，电路集成正向着多功能、小型化、便携式、高速度、低功耗和高可靠性的3D集成方向发展。基于微纳米的MEMS加工平台可以将元器件的集成推进到子系统阶段，从而使射频微系统实现3D结构的高度集成化。硅基通孔（TSV）和平面传输线的设计直接影响着3D集成电路的性能[1]
2 TSV技术
TSV（through silicon via）技术是穿透硅通孔技术的缩写，一般简称硅通孔技术，是三维集成电路中堆叠芯片实现互连的一种新技术和解决方案[2]。由于TSV能够使芯片在三维方向堆叠的密度最大，芯片之间的互连线最短，外形尺寸最小，并且大大改善芯片和低功耗的性能，成为目前3D集成工艺中最引人注目的一种新技术。
图（1）是TSV通孔的三维结构图，中间的TSV通孔为信号传输线，四周的TSV通孔为信号屏蔽孔。其中影响TSV电性能的主要参数有：1、TSV_D（通孔直径）2、TSV_H（通孔的高度）3、TSV_R_sheild（信号通孔与屏蔽孔之间的间距）。结合仿真结果表明：相同的条件下，硅通孔的高度越大，TSV的插损就越大。当TSV_H一定时，在特定的工作频率下，TSV通孔的直径和屏蔽孔之间的间距会存在一个最优值，基本上与coaxial Cable的理论值保持一致。下图（2）为：TSV_D=30um，TSV_R_sheild=265um，TSV_H=300um時的仿真结果，频率f=2-18GHz内，S11≤-32dB，S21≥-0.3 dB/cm。
3 微波传输线
基于MEMS技术的微波电路中最常采用的传输线结构有：微带线，共面波导（CPW），共面接地波导（CPWG）。针对不同的工作频段和硅衬底的厚度，不同的传输线结构会有不同的线宽和间距，从而影响着电路的微波性能。三种传输线的基本结构如图（3）所示，它是由敷在硅介质基片一面上的导体带（Au）和敷在另一面得接地板构成[3]，相应的参数如图所示：
图（3）是基于硅介质基板的平面传输线结构。在不同的工作频段，根据硅衬底的厚度可以采用相应的传输线结构。通过MEMS 3D集成工艺可以精确的控制传输线的线宽和间距，从而保证了传输线的真实拓扑结构和仿真模型保持一致。以CPWG传输线为例，对电路性能影响的主要工艺参数为：线宽W和信号线与地之间的间距G。在MEMS工艺中，通过调节和改变这两个参数，可以很好的解决了传输线具有高回波损耗，低插损和阻抗匹配的问题。图（4）采用的传输线结构为CPWG，工作频段为X波段，其它参数为：W=85um，G=40，硅基高度H=400um，传输线长度L=2000um。频率f=10GHz，S11=-38dB，S21=-0.2 dB/cm。
4 结论
本文分别讨论了MEMS工艺对TSV和微波传输线（微带线、共面波导和接地共面波导）对微波传输性能的影响。针对不同的工作频段，首先根据50欧姆的电路阻抗匹配，优化微波传输线的参数，确立电路的拓扑结构，最后通过优化关键工艺参数得出性能优异的TSV和传输线模型。
参考文献：
[1]D.M.Jang，et al.，"Development and evaluation of 3-D SiP with vertically interconnected Through Silicon Vias（TSV），"in 57th Electronic Components and Technology Conference 2007
[2]M.Motoyoshi.Through-silicon via（TSV）.Proceedings of the IEEE，2009，97（1）：43-48.
[3]朱建.3D堆叠技术及TSV技术.固体电子学研究与进展，2012
（作者单位：微系统事业部 南京电子器件研究所）
【关键词】TSV技术;CPWG传输线;MEMS工艺
1 引言
随着天线通信，汽车 和军用电子产品的快速发展，电路集成正向着多功能、小型化、便携式、高速度、低功耗和高可靠性的3D集成方向发展。基于微纳米的MEMS加工平台可以将元器件的集成推进到子系统阶段，从而使射频微系统实现3D结构的高度集成化。硅基通孔（TSV）和平面传输线的设计直接影响着3D集成电路的性能[1]
2 TSV技术
TSV（through silicon via）技术是穿透硅通孔技术的缩写，一般简称硅通孔技术，是三维集成电路中堆叠芯片实现互连的一种新技术和解决方案[2]。由于TSV能够使芯片在三维方向堆叠的密度最大，芯片之间的互连线最短，外形尺寸最小，并且大大改善芯片和低功耗的性能，成为目前3D集成工艺中最引人注目的一种新技术。
图（1）是TSV通孔的三维结构图，中间的TSV通孔为信号传输线，四周的TSV通孔为信号屏蔽孔。其中影响TSV电性能的主要参数有：1、TSV_D（通孔直径）2、TSV_H（通孔的高度）3、TSV_R_sheild（信号通孔与屏蔽孔之间的间距）。结合仿真结果表明：相同的条件下，硅通孔的高度越大，TSV的插损就越大。当TSV_H一定时，在特定的工作频率下，TSV通孔的直径和屏蔽孔之间的间距会存在一个最优值，基本上与coaxial Cable的理论值保持一致。下图（2）为：TSV_D=30um，TSV_R_sheild=265um，TSV_H=300um時的仿真结果，频率f=2-18GHz内，S11≤-32dB，S21≥-0.3 dB/cm。
3 微波传输线
基于MEMS技术的微波电路中最常采用的传输线结构有：微带线，共面波导（CPW），共面接地波导（CPWG）。针对不同的工作频段和硅衬底的厚度，不同的传输线结构会有不同的线宽和间距，从而影响着电路的微波性能。三种传输线的基本结构如图（3）所示，它是由敷在硅介质基片一面上的导体带（Au）和敷在另一面得接地板构成[3]，相应的参数如图所示：
图（3）是基于硅介质基板的平面传输线结构。在不同的工作频段，根据硅衬底的厚度可以采用相应的传输线结构。通过MEMS 3D集成工艺可以精确的控制传输线的线宽和间距，从而保证了传输线的真实拓扑结构和仿真模型保持一致。以CPWG传输线为例，对电路性能影响的主要工艺参数为：线宽W和信号线与地之间的间距G。在MEMS工艺中，通过调节和改变这两个参数，可以很好的解决了传输线具有高回波损耗，低插损和阻抗匹配的问题。图（4）采用的传输线结构为CPWG，工作频段为X波段，其它参数为：W=85um，G=40，硅基高度H=400um，传输线长度L=2000um。频率f=10GHz，S11=-38dB，S21=-0.2 dB/cm。
4 结论
本文分别讨论了MEMS工艺对TSV和微波传输线（微带线、共面波导和接地共面波导）对微波传输性能的影响。针对不同的工作频段，首先根据50欧姆的电路阻抗匹配，优化微波传输线的参数，确立电路的拓扑结构，最后通过优化关键工艺参数得出性能优异的TSV和传输线模型。
参考文献：
[1]D.M.Jang，et al.，"Development and evaluation of 3-D SiP with vertically interconnected Through Silicon Vias（TSV），"in 57th Electronic Components and Technology Conference 2007
[2]M.Motoyoshi.Through-silicon via（TSV）.Proceedings of the IEEE，2009，97（1）：43-48.
[3]朱建.3D堆叠技术及TSV技术.固体电子学研究与进展，2012
（作者单位：微系统事业部 南京电子器件研究所）