论文部分内容阅读
提出了一种基于局部动态可重构（DPR）的新型可重构FFT处理器。相比传统的FFT设计，该设计方法在重构时间上得到了很大改进，同时，处理器能够动态地添加或移除重构单元。采用新颖的FFT控制算法，使得可重构部分面积很小。该处理器结构在Xilinx Viirtex2p系列FPGA上进行了综合及后仿真。较之Xilinx IPcore，其运算效率明显提高，而且还实现了IP核所不具备的动态可重构性。