论文部分内容阅读
作为高速仪表或高灵敏度基站中降频转换链路的组成部分，高速接收器的设计需要极其丰富的经验以实现高胜能。高灵敏度仪表技术常常受益于无线基站组件的发展，体现这种趋势的实例是采样速率超过100MHz的16位ADC。然而常常只有少数设计师拥有充分利用这些新组件的全部性能优势所需要的技能和经验，因此，必须在不断学习的过程中积累经验。追求缩短设计周期的趋势要求电路设计和电路板布局一次性成功，