论文部分内容阅读
片上网络作为片上系统的互联机制，解决了多核芯片扩展性、时钟同步等方面的问题。高性能片上路由器作为片上网络的核心结构，已经成为一个重要的研究课题。提出了一种基于随机路由的高性能片上路由器的设计结构，实现了虚通道技术、随机路由算法、信元反馈机制。使用Verilog完成设计，通过Modelsim软件仿真后可以证明，该路由器能够正常运行，并满足功能和时序要求，同时，使用该片上路由器的片上网络的吞吐量和平均延迟性能较好。