论文部分内容阅读
从逻辑关系上优化了进位旁路加法器中的进位旁路电路,并采用差分串联电压开关传输门（DCVSPG）逻辑电路实现。该方法解决了传统静态曼彻斯特链进位旁路电路的逻辑冲突问题,又避免了动态曼彻斯特链进位旁路电路在预充阶段的延迟和功耗开销。DCVSPG逻辑进位旁路比静态曼彻斯特链进位旁路和动态曼彻斯特链进位旁路分别节省了25%和9%的面积开销。在TSMC的0.25μm工艺,2.5V电压下,DCVSPG逻辑进位旁路的延迟比静态曼彻斯特链进位旁路和动态曼彻斯特链进位旁路分别降低了8%和63%,同时DCVSPG逻辑进位旁路