论文部分内容阅读
为了减少CPU对主存进行写操作时的等待时间，提高嵌入式系统的整体效率，设计了一款舍有8个数据缓冲槽和4个地址缓冲槽的写缓冲。该写缓冲采用特殊的移位控制电路和附加的标志位，实现数据、地址的自动移位和映射功能。利用HSIM仿真工具对电路进行了仿真和验证，结果表明，该写缓冲能正确快速地实现数据与地址的先进先出（FIFO）功能，有效地减少了CPU的等待时问，提高了系统的整体效率。