论文部分内容阅读
根据H．264／AVC的变换量化原理，在FPGA上设计并实现了整数变换及量化部分。首先采用层次化、模块化的思想，将系统划分为多个功能模块，降低了硬件实现的复杂度，对DCT算法进行了优化，并对量化模块采用了流水线操作，最后设计全部采用Verilog件描述语言实现，并用Modelsim进行功能仿真，同时实验结果通过在Xilinx公司Vertex2P系列的XC2VP30FPGA上验证。仿真及综合结果表明，与优化之前相比，系统所需时钟周期减少了29个，最大时钟频率可达到135．498MHz，为H．264标准的硬件