论文部分内容阅读
由于MIPS处理器数据总线宽度的限制，其扩展的AES（高等加密标准）指令集无法有效实现其并行性的特点．为了提高AES扩展指令集的并行处理能力，利用MIPS处理器中乘法结果寄存器，可以一次实现对64比特数据的AES处理，有效利用处理器自身资源提高指令集的并行处理能力．同时，利用MIPS处理器的空闲流水周期可以流水化AES中的关键运算，缩短其关键路径以降低扩展执行单元对流水周期的影响．对不同实现方式的性能进行比较，结果表明该方法缩短了AES算法中复杂运算的关键路径长度从而使处理器的工作频率不受增加的功能单元的