论文部分内容阅读
提出了一种新颖的分频器设计方案，在高频段采用改进的CMOS源耦合逻辑（SCL）结构的主从D—Latch进行分频：在低频段采用自锁存的D触发器进行分频，从而实现高速、低功耗、低噪声双模前置32／33分频器。基于TSMC的0．18μmCMOS工艺．利用CadenceSpectre工具进行仿真。该分频器最高工作频率可达到5GHz，在27℃、电源电压为1．8V、工作频率为5GHz时，电路的功耗仅4．32mW（1．8V×2．4mA）。