论文部分内容阅读
随着VLSI技术的飞速发展，现在高速DSP芯片的内核的中心频率已经远远快于外部存储器的存取频率，这种片上片外存储器存取速度不匹配的问题被称作Memorywall，它极大限制了DSP对于需要大量数据交换的复杂算法的处理能力。针对这一问题本文在基于MPEG-4压缩算法的编码结构与B高速DSPTMS320DM642的二级Cache的研究基础上提出拆解编码循环与设置片上缓存的方法来解决指令Cache与数据Cache的缺失问题，极大提高了编码效率。