论文部分内容阅读
门控时钟是VLSI设计中降低功耗的一种主要技术，将门控时钟设计为一个独立的IP，可以降低设计的复杂性。在对门控时钟的基本工作原理和结构分析的基础上，本文给出了将门控时钟单元电路设计为一个独立IP核的设计流程，并生成了系统物理设计和验证阶段所需要的库文件。设计结果已成功地应用于高性能、低功耗嵌入式CPU的设计。