论文部分内容阅读
提出了一种适用于DDR SDRAM控制器的DLL新结构，在不同的工艺、电压和温度（PVT）条件下，DDRSDRAM的数据经过传输线传输后均能被器件采样到正确的数据。采用256 M 133 MHz DDR SDRAM和1．5V、0．16μm CMOS标准单元库，模拟和测试结果都表明了该结构的正确性。该结构同样可用于其它不同PVT条件下需要固定延迟的电路。