论文部分内容阅读
编解码器是一种能够执行编码和解码数字数据流或信号的设备或程序。该文介绍了基于FPGA设计实现的EDIB总线通信中的曼彻斯特码编解码器，采用Verilog硬件描述语（VerilogHDL）进行设计并集成到FPGA中。在利用FPGA对声波信号处理的过程中，采用状态机，以完成复杂的程序设计，还可以提高仪器的稳定性。这是仪器电路设计的重点。