论文部分内容阅读
从小柳光正教授1978年堆叠的两只MOS电容DRAM的三维结构出发，到2010年半导体业界提出了Cu—TSV工艺方法，演进出一部三维集成微纳电子学。本文梳理近6年内的3D-IC测试的一次丈献，重点分析了键合前测试、键合中测试和键合后测试。尝试从不同的角度，例如内建自测试、探头技术、串扰、短路与开路检测，以及基于成本优化的温升与应力检测，讨论3D-IC测试所遇到的难题及其解决方法。未来的3D—IC测试技术看好小组数超微探针技术、DfX技术和自适应测试，测试的优化方向必将考虑“成本与功耗折中权重下的良率”新模