论文部分内容阅读
【摘 要】Multisim10是EDA的最新电子电路仿真软件版本，该软件具有完整的混合模拟与数字信号模拟的功能。本文介绍了利用Multisim10电子电路仿真软件设计的数字钟。
【关键词】Multisim10；计数电路；译码驱动电路
引言
随着集成电路制造技术日新月异的变化，电子电路的设计日趋复杂。为了能在电路付诸实现之前，利用电子电路仿真设计软件进行电路模拟与分析，并进行输入与输出信号响应的验证，可有效地节省产品开发的时间与成本。 Multisim10是著名的电路设计与仿真软件，Multisim10元件库丰富，虚拟测试仪器仪表种类齐全，功能强大，使用方便。本文就是利用Multisim10仿真软件设计由脉冲信号源、计数电路、译码驱动电路及显示电路组成数字钟。
1.设计方案
1.1电路图
1.2工作原理框图：本电路主要由脉冲信号源、计数电路、译码驱动显示电路组成。
2.数字钟的基本原理
电路的工作原理：由脉冲信号作为数字钟的振源，秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按“12翻1”的规律计数。计数器的输出经译码器送到显示器。
2.1计数电路
数字钟的计数电路是用两个六十进制计数由74HC390异步计数器电路和“12翻1”计数电路实现的。数字钟的计数电路可以用两个74HC00与非门反馈清零。当计数器正常计数，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应的循环计数。如分、秒计数，当计数器从00，01，02，……，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。
（1）秒个位计数单元为10进制计数器，只需将QA与INB相连即可。INA与1KHz的信号源相连，QD可作为向上的进位信号十位计数单元的INA相连。
秒十位计数单元为6进制计数器，需要进制转换。将QC可作为向上的进位信号与分个位的计计数单元的INA相连。
（2）分个位和分十位计数单元电路结构分别与秒个位和少十位计数单元完全相同，只不过分个位计数单元的QD作为向上的进位信号应与分十位计数单元的INA相连，分十位计数单的QC作为向上的进们信号应与时个位计数单元的INA相连。
（3）时个位计数单元电路结构仍与秒个位计数单元相同，但是，整个时计数单元应为12进制计数器，因此需将个位和十位计计数单元合并为一个整体才能进行12进制转换。利用一片74HC390输出为00010010时通过74HC00与非门反馈清零实现12进制计数功能。
2.2译码驱动及显示电路
本电路主要由CD4511译码器和七段共阴极数码管组成，将74HC390的QA、QB、QC、QD输出8421BCD码（0～9）加到4511的输入端A、B、C、D，由4511译码并送到数码管显示相应的数字（0～9）。
3.设计依据
3.1 74HC390异步计数器的真值表（见表1，表2）
表1 BCD码十进制计数时序 表2 二～五混合进制计数时序
3.2 4511译码器的真值表（见表3）
表3
EL：锁存允许端，当EL=1时，输出处于锁存状态，当EL=0时，输出随输入改变而改变。
BI：灭灯端，当BI=0时，输出0，当BI=1时，输出随输入的改变而改变。译码状态。
LT：测试端，当LT=0时，输出8，当LT=1时，输出随输入的改变而改变，译码状态。
本电路BI、LT接的为高电平，EL接的为低电平，电路处于译码状态，输出随输入的改变而改变。
4.功能验证
4.1秒表的74HC390输出端的1QA～2QD的波形如下图5。
4.2时表的74HC390的输出端1QA～2QD的波形如下图6。
5.结束语
本文通过Multisim10仿真软件分析设计了由脉冲信号源、异步计数电路及译码驱动显示电路组成的数字钟。基本实现了秒、分、时的计时功能。通过模拟仿真可快速地反映出所设计电路的性能。利用Multisim10仿真软件进行电路模拟与分析，则可有效地节省产品开发的成本与时间。
图5
图6
参考文献：
[1] 余孟尝.数字电子技术基础.高等教育出版社.2000年3月.
[2] 王冠华.Multisim10电路设计及应用.国防工业出版社。2008年6月.
【关键词】Multisim10；计数电路；译码驱动电路
引言
随着集成电路制造技术日新月异的变化，电子电路的设计日趋复杂。为了能在电路付诸实现之前，利用电子电路仿真设计软件进行电路模拟与分析，并进行输入与输出信号响应的验证，可有效地节省产品开发的时间与成本。 Multisim10是著名的电路设计与仿真软件，Multisim10元件库丰富，虚拟测试仪器仪表种类齐全，功能强大，使用方便。本文就是利用Multisim10仿真软件设计由脉冲信号源、计数电路、译码驱动电路及显示电路组成数字钟。
1.设计方案
1.1电路图
1.2工作原理框图：本电路主要由脉冲信号源、计数电路、译码驱动显示电路组成。
2.数字钟的基本原理
电路的工作原理：由脉冲信号作为数字钟的振源，秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按“12翻1”的规律计数。计数器的输出经译码器送到显示器。
2.1计数电路
数字钟的计数电路是用两个六十进制计数由74HC390异步计数器电路和“12翻1”计数电路实现的。数字钟的计数电路可以用两个74HC00与非门反馈清零。当计数器正常计数，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应的循环计数。如分、秒计数，当计数器从00，01，02，……，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。
（1）秒个位计数单元为10进制计数器，只需将QA与INB相连即可。INA与1KHz的信号源相连，QD可作为向上的进位信号十位计数单元的INA相连。
秒十位计数单元为6进制计数器，需要进制转换。将QC可作为向上的进位信号与分个位的计计数单元的INA相连。
（2）分个位和分十位计数单元电路结构分别与秒个位和少十位计数单元完全相同，只不过分个位计数单元的QD作为向上的进位信号应与分十位计数单元的INA相连，分十位计数单的QC作为向上的进们信号应与时个位计数单元的INA相连。
（3）时个位计数单元电路结构仍与秒个位计数单元相同，但是，整个时计数单元应为12进制计数器，因此需将个位和十位计计数单元合并为一个整体才能进行12进制转换。利用一片74HC390输出为00010010时通过74HC00与非门反馈清零实现12进制计数功能。
2.2译码驱动及显示电路
本电路主要由CD4511译码器和七段共阴极数码管组成，将74HC390的QA、QB、QC、QD输出8421BCD码（0～9）加到4511的输入端A、B、C、D，由4511译码并送到数码管显示相应的数字（0～9）。
3.设计依据
3.1 74HC390异步计数器的真值表（见表1，表2）
表1 BCD码十进制计数时序 表2 二～五混合进制计数时序
3.2 4511译码器的真值表（见表3）
表3
EL：锁存允许端，当EL=1时，输出处于锁存状态，当EL=0时，输出随输入改变而改变。
BI：灭灯端，当BI=0时，输出0，当BI=1时，输出随输入的改变而改变。译码状态。
LT：测试端，当LT=0时，输出8，当LT=1时，输出随输入的改变而改变，译码状态。
本电路BI、LT接的为高电平，EL接的为低电平，电路处于译码状态，输出随输入的改变而改变。
4.功能验证
4.1秒表的74HC390输出端的1QA～2QD的波形如下图5。
4.2时表的74HC390的输出端1QA～2QD的波形如下图6。
5.结束语
本文通过Multisim10仿真软件分析设计了由脉冲信号源、异步计数电路及译码驱动显示电路组成的数字钟。基本实现了秒、分、时的计时功能。通过模拟仿真可快速地反映出所设计电路的性能。利用Multisim10仿真软件进行电路模拟与分析，则可有效地节省产品开发的成本与时间。
图5
图6
参考文献：
[1] 余孟尝.数字电子技术基础.高等教育出版社.2000年3月.
[2] 王冠华.Multisim10电路设计及应用.国防工业出版社。2008年6月.