论文部分内容阅读
随着芯片工作频率越来越高，越来越多的封装被应用于高速电子系统。IC封装的电性能在整个系统性能上起着越来越重要的作用。工程师经常会遇到基板层数减少或者电源地管脚数量有限，但以Wirebond形式封装的IC仍要工作在超高的频率。在封装电性能未知的情况下要确认整个芯片是否能正常工作将非常困难，这将会影响产品推向市场的时间。为了提高设计效率及成功率，有必要从chip—Package—Board系统仿真中找出设计的盈余。基于此原因，需要评估出封装管壳的寄生参数并用于系统的仿真。本文介绍了一种管壳建模的快速方法。