论文部分内容阅读
本文提出了一种用于电能计量芯片的基波频率测量算法。其创新点是从系统设计出发,把基波频率测量与电能计量中过采样ADC的梳状积分级联抽取滤波(以下简称CIC)过程相结合,利用CIC、正交去调鉴频器、PI调节器和基波频率-CIC抽取率转换器共同构成一个全数字锁相环(以下简称ADPLL)。该锁相环可以有效地抑制输入信号中的直流、谐波和噪声,并且其硬件实现所需的计算单元和存储单元都很少,非常适合芯片化的产品应用开发。