随着数字集成电路工艺技术的不断提高,数字系统设计的复杂度随之提高,同时对数字验证工作的要求也变得越来越高,采取高效的验证方法对整个芯片的设计完成变得尤为重要。UVM(Universal Verification Methodology)验证方法学不仅汲取了如VMM(Verification Methodology Manual)、ERM(e Reusable Methodology)等其他验证方法的优点,而且继承了OVM(Open Verification Methodology)验证方法学的优势,发展成为可以满足大型复杂SoC(System on Chip)设计验证需求的新一代验证方法学;Cadence公司提供了芯片外的功能模型,即VIP(Verification Intellectual Property)模型,其中包括了PCIe(Peripheral Component Interconnect Express)、USB(Universal Serial Bus)和以太网等。通过结合VIP和UVM验证方法学设计的验证平台可以很大程度上提高验证效率,加快了整个项目的验证进度。本文旨在以UVM及VIP技术为基础设计验证平台,对PCIe接口进行功能验证。在分析研究PCIe接口以及UVM关键技术的基础上,明确了PCIe各层的层次结构和数据包格式,同时掌握了UVM验证方法学的特点、优势及分层设计验证平台的方法。对Cadence公司的VIP进行了分析研究,建立了PCIe VIP组件,在分析验证对象的结构和功能的基础上,提出验证需求,设计了基于UVM及VIP技术的可复用验证平台,实现了平台中的各个组件。本文的待测设计PCIe接口是X型微处理器的外设,该微处理器是基于PowerPC架构即精简指令集架构,在进行验证环境配置以及验证激励编写的过程中都需要使用精简指令集中的相关指令,在熟悉整个验证对象的过程中,需要熟练掌握PowerPC架构下的精简指令集中指令的应用。对UVM和VIP技术的应用,缩短了验证平台的设计时间,提高了验证工作的效率;通过定向测试和随机测试对DUT(design under test)进行功能验证,其中定向测试针对PCIe内部的窗口边界情况进行验证,其他情况由随机测试完成,保证了验证的完备性。最终,功能覆盖率达到了100%,代码覆盖率达到了90%以上,满足了验证需求。验证结果表明,PCIe的功能与设计规范中的要求一致,达到了设计要求。本文设计的验证平台,用于对某项目中X型微处理器的外设PCIe接口进行验证,整个验证平台能够提供DUT所需的所有激励,并且验证平台中的组件复用性高,扩展性强,减少了项目变动给验证平台搭建带来的工作量。