论文部分内容阅读
静电防护问题是提升集成电路可靠性面临的主要挑战之一.基于55 nm HV CMOS工艺,研究了静电注入对中压(MV)和高压(HV) GGNMOS(Gate-Grounded NMOS)器件静电防护性能的影响.研究结果表明,对MV GGNMOS器件来说,静电注入能够在有效降低开启电压(Vt)、保持电压(Vh)的同时,减小对二次击穿电流(It2)的影响,且注入面积的改变对器件性能的影响极为有限;对HV GGNMOS器件来说,提高静电注入浓度能够有效提高静电防护能力.