论文部分内容阅读
该系统以可编程逻辑器件(CPLD)为控制核心,VHDL语言为设计工具,利用CPLD逻辑性强的优势,综合CPLD、常规数字和模拟电路技术完成简易逻辑分析仪设计。输出利用两块D/A芯片,同时提供示波器X、Y轴信号,在模拟示波器上实现同时显示8路以上信号的功能。该逻辑分析仪为可以实现始端触发和终端触发,并可根据触发方式分别显示触发前、后所保存的逻辑状态,并显示触发点位置和时间标志线移位与显示的智能仪器。