论文部分内容阅读
本文简要介绍了（2，1，3）卷积码的编译码设计与实现。编码电路可以用FPGA实现。译码采用维特比译码算法，应用高速数字信号处理器TMS320C50，实时完成高速处理任务，核心算法用软件实现。通过对算法进行分解优化，译码速度快。通过加载不同的译码软件可以在同一硬件平台上实现多种信道编译码算法。在工程中具有较高的应用价值和发展远景。