论文部分内容阅读
[摘 要]在多核DPS的基础上对雷达对抗侦查仿真硬件设计与实现进行研究，能够有效提高对抗侦查仿真机硬件设计与实际应用质量。基于此，本文将对该硬件设计的系统结构以及设计要求进行简单介绍，并对仿真机硬件设计与实现进行具体研究，其中主要包括时钟电路的设计实现、复位电路的设计实现以及交换电路的设计实现三方面内容。
[关键词]多核DSP；雷达对抗侦查；仿真机硬件
中图分类号：TN974 文献标识码：A 文章编号：1009-914X（2018）17-0114-01
前言：DSP是一种高性能的处理器，该处理器中存在8个内核，每个内核的处理频率在1.25赫兹左右，以上8个内核同时工作的速度能够达到10GHZ，几乎能够满足所有用户的需求，由此可以看出多核DSP处理器的运行质量。在此基础上对雷达对抗侦查仿真机硬件进行设计和实现，能够对雷达系统的信号传输、数据转换以及可控输出等操作进行优化，进而保证仿真机硬件的设计质量与实际应用质量。
一、雷达对抗侦查仿真机硬件设计的结构以及要求
雷达对抗侦查仿真机硬件设计的结构主要包括以下内容，该硬件的设计系统主要由四个信号处理器构成，以上四个处理器分别对雷达系统中的数据进行接收和处理，最终实现实时信号的传播，同时，处理器还能够对数据信号进行解算。另外，该硬件结构在设计过程利用RapidIO进行网络搭建，在该网络系统中能够对芯片进行模块处理，同时将其中的模块处理器与系统模块进行数据交换，保证数据传输的实时性。该网络系统是有4个高倍速的交换电路构成的，以上4个交换电路分别与DSP相互连接，同时还与VPX连接器相互连接，这种连接方式能够对外界的数据进行有效传输，同时建立了一个良好的网络接口。另外，该网络系统还能够对接口进行调试，进而保证硬件的运行质量。
雷达对抗侦查仿真机硬件设计的要求包括以下内容，由于该硬件设计是在DSP基础上进行的，所以要对电配置的运行状态进行检测，并在此基础上对芯片功能进行初始化设计。此过程中要注意的是，在检测运行状态过程中使用的引脚是和GPIO引脚进行复用得出的。其次，在设计过程中要对上电配置引脚进行处理，主要的处理方式为对外部电阻进行上下拉拽，最终将处理器设置为小端模式。
该硬件在设计过程中采用的电源为12伏，在接入电源之后，利用芯片对电源进行转化，将12伏的电源转化为5伏的电源供硬件使用。其中DSP的电压口为1.8伏，核心电压为1伏。为了保证DSP处理器能够稳定的工作，需要对上电顺序进行明确的制定，该系统中的上电顺序为接口电压先上电。在设定上电顺序的过程中，需要对硬件的级联控制以及逻辑控制进行共同管理，根据实际的运行情况确定上电顺序。
二、雷达侦查对抗仿真机硬件的设计与实现
（一）时钟电路的设计实现
时钟电路主要由晶振、时钟驱动以及交换芯片组成，其中晶振主要负责对25赫兹的时钟进行管理，再经过时钟驱动将该系统分为两路，其中1路将其输出到FPGA，2路将其输出到CDCM。交换芯片由差分时钟进行提供，为CPS提供使用条件。时钟电路是专门为DSP处理器设计的时钟零件，对SPI的总线进行管理并对系统的频率进行调节，进而满足不同电路对频率的要求。在进行时钟电路设计的过程中，主要通过对FPGA进行管理的方式进行，在此过程中核心时钟为100MHZ，处理器时钟为100MHZ，DDR3时钟为66.7MHZ。在对时钟电路进行设计实现的过程中，差分晶振与CPS相互连接，25MHZ的晶振与时钟驱动相互连接，这种连接方式能够将差分晶振与25MHZ的晶振进行针对性设计，避免二者相互混淆。
（二）复位电路的设计实现
复位电路指的是利用复位监控芯片进行上电复位，其中上电复位的类型包括电源复位以及手动复位两种。上电复位是对功能模块进行启动过程中发生的复位，进行上电复位的目的是使系统中的模块回归到初始状态。但是在此过程中，为了缩短上电复位的时间，需要将处理信号接入到手动复位中，保证信号加载完毕后依旧保持较高的运行质量，通常情况下运行效率在200ms左右为合格。监控復位指的是利用芯片对电源进行监控，例如，电源为3.3伏，如果实际电源电压表降到3.08伏以下，则系统会自动产生监控复位。当电源电压在2.63以下时，则PFO的输出频率会降低，当电源电压在2.92伏以上时，PFO的输出频率会升高。另外，手动复位指的是在系统外部进行施加一个力，通过这个力达到模块复位的目的，最终使模块达到初始的运行状态。
（三）交换电路的设计实现
交换电路中有多个工作模式供人们选择，其中包括两个两线的接口、一个四线的接口以及四个一线的接口，除了这种工作模式之外，还可以将其调整为一个两线接口和两个一线的接口。这两种接口方式能够满足人们不同的需求，在实际使用过程中，为了节省运行成本，不使用的客户端口可以自动关闭，保证其他端口的运行质量。在交换电路中，交换芯片具有16路双向通道，并同时支持1线、2线以及4线模式，利用I2C以及SRIO进行编程。同时，交换芯片还可以通过接口进行编程，将接口模式设置为8个两线的接口，并与交换芯片相互连接，保证系统内外数据的交换效率。在该电路中，DSP、SWITCH以连接其相互连接，其中连接器与SWITCH进行双向的数据交换，DSP与SWITCH进行双向数据交换，连接器与DSP之间无法进行直接连接，这也是交换电路的结构特点之一。交换电路的组成结构图如图1所示
结论
综上所述，随着人们对雷达侦查对抗仿真机硬件的关注程度逐渐提高，如何在DSP处理器的基础上对其进行设计以及实现，成为人们关注的重点问题。本文通过对该硬件的设计实现方法进行研究发现，对其进行研究，能够有效提高硬件的设计质量，同时提高该硬件的应用效率。由此可以看出，对雷达侦查对抗仿真机硬件的设计以及实现方法进行研究，能够为雷达侦查对抗仿真机硬件未来的发展奠定基础。
参考文献
[1] 邓豹.一种动态电源供电系统的设计实现方法[J].航空计算技术，2014，44（4）：126-130
[2] 邓豹.RapidIO交换互连与配置管理研究[J].航空计算技术，2014，44（2）：124-127
[3] 李国平，周建江.基于PMBus和VID技术的电源电路设计[J].电子设计工程，2012，20（20）：129-131
作者简介
曹义强，1989年2月，男，汉族，安徽合肥，2013年毕业于电子科技大学信息对抗专业，学士，现供职于中国电子科技集团公司第三十八研究所，助理工程师，研究方向：雷达电子对抗。
王平，1985年8月，男，汉族，安徽合肥，2004年毕业于西安大学控制理论与控制工程专业，硕士学位，现供职于中国电子科技集团公司第三十八研究所、工程师，研究方向：雷达电子对抗。
[关键词]多核DSP；雷达对抗侦查；仿真机硬件
中图分类号：TN974 文献标识码：A 文章编号：1009-914X（2018）17-0114-01
前言：DSP是一种高性能的处理器，该处理器中存在8个内核，每个内核的处理频率在1.25赫兹左右，以上8个内核同时工作的速度能够达到10GHZ，几乎能够满足所有用户的需求，由此可以看出多核DSP处理器的运行质量。在此基础上对雷达对抗侦查仿真机硬件进行设计和实现，能够对雷达系统的信号传输、数据转换以及可控输出等操作进行优化，进而保证仿真机硬件的设计质量与实际应用质量。
一、雷达对抗侦查仿真机硬件设计的结构以及要求
雷达对抗侦查仿真机硬件设计的结构主要包括以下内容，该硬件的设计系统主要由四个信号处理器构成，以上四个处理器分别对雷达系统中的数据进行接收和处理，最终实现实时信号的传播，同时，处理器还能够对数据信号进行解算。另外，该硬件结构在设计过程利用RapidIO进行网络搭建，在该网络系统中能够对芯片进行模块处理，同时将其中的模块处理器与系统模块进行数据交换，保证数据传输的实时性。该网络系统是有4个高倍速的交换电路构成的，以上4个交换电路分别与DSP相互连接，同时还与VPX连接器相互连接，这种连接方式能够对外界的数据进行有效传输，同时建立了一个良好的网络接口。另外，该网络系统还能够对接口进行调试，进而保证硬件的运行质量。
雷达对抗侦查仿真机硬件设计的要求包括以下内容，由于该硬件设计是在DSP基础上进行的，所以要对电配置的运行状态进行检测，并在此基础上对芯片功能进行初始化设计。此过程中要注意的是，在检测运行状态过程中使用的引脚是和GPIO引脚进行复用得出的。其次，在设计过程中要对上电配置引脚进行处理，主要的处理方式为对外部电阻进行上下拉拽，最终将处理器设置为小端模式。
该硬件在设计过程中采用的电源为12伏，在接入电源之后，利用芯片对电源进行转化，将12伏的电源转化为5伏的电源供硬件使用。其中DSP的电压口为1.8伏，核心电压为1伏。为了保证DSP处理器能够稳定的工作，需要对上电顺序进行明确的制定，该系统中的上电顺序为接口电压先上电。在设定上电顺序的过程中，需要对硬件的级联控制以及逻辑控制进行共同管理，根据实际的运行情况确定上电顺序。
二、雷达侦查对抗仿真机硬件的设计与实现
（一）时钟电路的设计实现
时钟电路主要由晶振、时钟驱动以及交换芯片组成，其中晶振主要负责对25赫兹的时钟进行管理，再经过时钟驱动将该系统分为两路，其中1路将其输出到FPGA，2路将其输出到CDCM。交换芯片由差分时钟进行提供，为CPS提供使用条件。时钟电路是专门为DSP处理器设计的时钟零件，对SPI的总线进行管理并对系统的频率进行调节，进而满足不同电路对频率的要求。在进行时钟电路设计的过程中，主要通过对FPGA进行管理的方式进行，在此过程中核心时钟为100MHZ，处理器时钟为100MHZ，DDR3时钟为66.7MHZ。在对时钟电路进行设计实现的过程中，差分晶振与CPS相互连接，25MHZ的晶振与时钟驱动相互连接，这种连接方式能够将差分晶振与25MHZ的晶振进行针对性设计，避免二者相互混淆。
（二）复位电路的设计实现
复位电路指的是利用复位监控芯片进行上电复位，其中上电复位的类型包括电源复位以及手动复位两种。上电复位是对功能模块进行启动过程中发生的复位，进行上电复位的目的是使系统中的模块回归到初始状态。但是在此过程中，为了缩短上电复位的时间，需要将处理信号接入到手动复位中，保证信号加载完毕后依旧保持较高的运行质量，通常情况下运行效率在200ms左右为合格。监控復位指的是利用芯片对电源进行监控，例如，电源为3.3伏，如果实际电源电压表降到3.08伏以下，则系统会自动产生监控复位。当电源电压在2.63以下时，则PFO的输出频率会降低，当电源电压在2.92伏以上时，PFO的输出频率会升高。另外，手动复位指的是在系统外部进行施加一个力，通过这个力达到模块复位的目的，最终使模块达到初始的运行状态。
（三）交换电路的设计实现
交换电路中有多个工作模式供人们选择，其中包括两个两线的接口、一个四线的接口以及四个一线的接口，除了这种工作模式之外，还可以将其调整为一个两线接口和两个一线的接口。这两种接口方式能够满足人们不同的需求，在实际使用过程中，为了节省运行成本，不使用的客户端口可以自动关闭，保证其他端口的运行质量。在交换电路中，交换芯片具有16路双向通道，并同时支持1线、2线以及4线模式，利用I2C以及SRIO进行编程。同时，交换芯片还可以通过接口进行编程，将接口模式设置为8个两线的接口，并与交换芯片相互连接，保证系统内外数据的交换效率。在该电路中，DSP、SWITCH以连接其相互连接，其中连接器与SWITCH进行双向的数据交换，DSP与SWITCH进行双向数据交换，连接器与DSP之间无法进行直接连接，这也是交换电路的结构特点之一。交换电路的组成结构图如图1所示
结论
综上所述，随着人们对雷达侦查对抗仿真机硬件的关注程度逐渐提高，如何在DSP处理器的基础上对其进行设计以及实现，成为人们关注的重点问题。本文通过对该硬件的设计实现方法进行研究发现，对其进行研究，能够有效提高硬件的设计质量，同时提高该硬件的应用效率。由此可以看出，对雷达侦查对抗仿真机硬件的设计以及实现方法进行研究，能够为雷达侦查对抗仿真机硬件未来的发展奠定基础。
参考文献
[1] 邓豹.一种动态电源供电系统的设计实现方法[J].航空计算技术，2014，44（4）：126-130
[2] 邓豹.RapidIO交换互连与配置管理研究[J].航空计算技术，2014，44（2）：124-127
[3] 李国平，周建江.基于PMBus和VID技术的电源电路设计[J].电子设计工程，2012，20（20）：129-131
作者简介
曹义强，1989年2月，男，汉族，安徽合肥，2013年毕业于电子科技大学信息对抗专业，学士，现供职于中国电子科技集团公司第三十八研究所，助理工程师，研究方向：雷达电子对抗。
王平，1985年8月，男，汉族，安徽合肥，2004年毕业于西安大学控制理论与控制工程专业，硕士学位，现供职于中国电子科技集团公司第三十八研究所、工程师，研究方向：雷达电子对抗。