论文部分内容阅读
根据802．1liAES加密／解密算法的要求，配合给定的系统时钟频率，提出了较为节约面积的、极为规则的AES运算电路的实现方法。通过分析系统时钟与系统数据吞吐量的要求，给出了较为合理的面向HT（High Throughput）的802．11iCCMPAES算法系统架构，对其中的AES运算单元的实现方法进行分析比较，得出了较小面积的AES运算单元的实现方案。用Design Compiler做综合分析后发现，优化后的面积比现有的方法至少下降了31％，从而有效地降低了IC的成本。