论文部分内容阅读
研究了扫描结构和测试捕获功耗优化技术,考虑到现有的测试捕获功耗优化技术会降低单个测试向量覆盖的故障点或存在硬件开销过大的问题,提出一种新的基于电路结构的测试捕获功耗优化方法。该方法充分利用芯片内部的电路结构,分析扫描单元之间扇入扇出的关系,并根据分析结果规划扫描单元在捕获阶段的捕获顺序以及需要修改结构的扫描单元。根据扫描链的条数添加相应的时钟控制结构,并提出一种新的扫描单元结构来避免数据捕获违例问题,在不增加测试向量的前提下降低测试捕获功耗。在ITC’99基准电路上的实验结果表明,采用上述优化方法后扫描单