论文部分内容阅读
摘要：在人们的生活水平得到提高的同时，人们对于路由器的处理方式以及交换容量的速率等也有着愈来愈高的要求。随着集成电路开关速度的提高以及PCB板密度的不断增加，信号完整性问题已经成为了高速PCB设计必须要得以重视的问题，高速PCB设计的性能是对路由器的性能产生影响的关键因素，在对传统的PCB设计以及基于信号完整性分析方法的高速数字PCB设计的对比，本文主要就基于信号完整性分析的高速PCB设计进行探究，希望能够对此领域的发展起到一定的促进作用。
关键词：信号完整性；高速；PCB设计
引言：
在当今的社会发展过程中，随着计算机技术的不断进步，已经在各个领域得到了应用，当今的网络发展也朝着高速化以及宽带化的方向迈进，在当今的科技得到飞速发展的情况下，器件集成已经得到了大规模的提高，而各类数字器件的信号也愈来愈陡，这样的高速信号的切换对于系统的设计者来说，就要对信号的完整性进行考虑，如此才能够提高产品在市场中的竞争力。
一、信号完整性的基本概述
在当前的市场中，电子产品可谓是琳琅满目，竞争也是日趋激烈。但是产品的市场周期已经呈现出愈来愈短的趋势，在一个激烈的市场中，一个电子产品从设计到投入市场的时间越短就越好，很多的产品在时间的开销上都放在了解决高速PCB这一设计信号完整性上了。所谓的信号完整性就是指信号从驱动这端，经过传输线的传送到达了接收端之后，波形的完整程度，也就是信号在电路当中的正确时序与电压之间的相应能力[1]。倘若是这一信号能够按照正常的时序以及时间的持续和电压的幅度传输到IC，这就说明这一电路的完整性比较好，反之则不然。对于信号的完整性可以通过延迟以及反射和串扰、同步切换噪声以及电磁干扰这几个方面来表现。
二、信号完整性中噪声及时序问题分析
1.信号完整性中的噪声问题分析
首先对反射噪声进行分析，所谓的反射就是信号在传输线上的回波，是源端和负载端阻抗不相匹配而造成的信号反射，负载把一部分的电压反射回源端。在这一过程当中负载的阻抗要和源阻抗相等，倘若是不相等的话那么信号的一部分能量就会被负载所吸收，而另一部分则会反射到信号源，此时信号源也就会发生一些变化来对输出进行补偿，而负载端所产生的波形就能够看成是反射波以及信号源输出的叠加。其实反射波是取决于传输线的阻抗以及负载阻抗的失配情况等，如果跳变时间比传输延迟的时间要大，信号反射回信号源的时候信号源在输出改变的就小，反射只是引起了一些小的波动，并在负载端表现为轻微的过冲。当信号的连线长度达到了产生反射时，信号线就成为了传输线[2]。
然后就是串扰噪声的相关分析，它主要就是在信号传输的过程中由于受到电磁耦合的影响，对临近的传输线造成了电压噪声干扰，在信号传输的过程中通过电磁波的形式进行的传输，而电磁波又包含着时变的磁场以及电场这样就会在周围产生感应电流和电压，这些也就是造成串扰的一个直接的因素，倘若是串扰过大则会有电路误触发从而影响系统的工作。电磁耦合造成了串扰的形成，在这一过程中耦合有容性耦合和感性耦合之分。首先容性耦合它是由于干扰源上的电压变化在被干扰对象引起的感应电流致使的电磁干扰；感性耦合则是在干扰源的电流变化产生的磁场干扰，串扰是一个比较复杂的现象，影响因素比较多，比如说电流的流向以及干扰源信号的频率等。对高速PCB板上的串扰噪声进行减小可以按照其设计的原则进行，首先就是要减小不同性质信号间传输线的并行长度，也可以对线的宽度以及高度进行改变，同时采取介电常数较小的绝缘材质以及对介质的厚度得以减小也能够减小串扰噪声，还有一些别的方法，如对PCB板层的结构以及层数进行合理的安排等等。
2.信号完整性中的时序问题分析
由于高速问题的产生，会对系统的正常时序产生很大的影响，在高速数字的电路当中，对于数据的传输通常都是采取时钟对数据信号进行有秩序的收发控制，而在芯片的设计中是按照一定的时序来进行收发数据的，信号的延迟或者是匹配不当都会造成时序的混乱以及功能的混乱。而在低速的系统运行过程中这种互连延迟以及振铃的问题可以忽略不计，在这一状态下时间是相对稳定的，倘若是在高速的系统当中那么系统的时钟速率就会得到上升，最终也会对芯片的收发数据造成影响。
三、基于信号完整性分析的高速PCB设计探究
在半导体技术的不断发展过程中，板级和系统的互连已经成为了对系统性能提高的一个重要的制约因素，传统的一些设计的方法是依靠着经验来对这一问题进行处理的，而在当今的高速高性能的产品来说这些工作显得非常的繁杂，并且还存在着一些潜在的危险。在对PCB板进行设计之前要做好仿真前的相关工作，首先就是要在PCB板的叠层参数方面进行设置，由于其元器件较多以及多电压供电要求这些方面的因素，就将PCB设置为8层，其中4层是信号层，2层为电源层，2层为地层。为了能够使得调试方便，就把中频的模块分成中频板以及数字基带板，两者在叠层的设置上都是相同的[3]。
在对中频部分所包含的内容较多，其中有模数的转换以及数字的上、下变频等，在布局方面除了模数转换器AD6644以及有源晶振需要5伏电源之外，其它的主要芯片只需要3.3伏即可，上行以及下行通路是在同一块板上使用的拓扑结构，两者间数据以及时钟线在空间上没有相交的地方。然后就是所采用的芯片均为AD公司按照无线基站所进行设计的，能够实现无缝连接。
然后就是对于差分信号走线的控制，其主要就是指在大小相等以及方向相反，同时线迹也布在一起的一对信号，在这一过程中的布线会比较的接近，而信号线既是干扰源同时也是被干扰的对象，在其中有着其自身的优点，能够和电源的系统进行隔离，并且在抗噪能力上也比较强，有效的提高了信噪比。在走线时所遵从的原则就是走线要等长，并尽量的靠近，等间距。
在数模混合的这一部分的设计中，也是设计中的一个重点考虑的部分，数字部分的频率会比较高而模拟部分对干扰比较的敏感，倘若是处理的不好那么数字信号就很容易干扰到模拟的信号，这样就会出现电磁的干扰问题。在具体的设计过程中要采取混合信号PCB的分区设计是一个比较好的方法[4]。首先要把混合信号电路板上的数字地以及模拟地要分割开来，如此就能够有效的把两者进行有效的隔离，虽然在一定的程度上此种办法可行，但仍有不少的问题，并且还不能跨越分割间隙布线。还有一种做法就是运用统一地，把PCB的分区作为模拟的部分以及数字的部分，这样模拟的电路板就会在所有层模拟区内进行布线，数字信号就会在数字电路区内进行布线，在布线的合理下就不会干扰模拟信号。在进行布线的时候要认真的检查及核对，要能够对布线的规则进行保障，信号线的不当会造成整个电路板的损坏。
四、结语
通过以上的相关分析可以发现，对于设计的方法在高速数字PCB板的应用上是有着现实意义的，它不仅能够有效的对产品的性能得到提高，并且还能够在产品开发的周期方面得到有效的缩短以及降低成本，在今后的发展中，随着技术的不断进步相信这一领域会有更好的发展。
参考文献：
[1]李元棋，何东之.基于ARM的数字调压控制系统设计与实现[J].电子设计工程，2013，（22）.
[2]倪建军，李涛，王建宇.用于空间遥感相机模拟源系统的DDR2 SDRAM高速存储电路设计[J].中国科学院大学学报，2013，（05）.
[3]倪芸，金鑫，姚晓东.基于EPON的SerDes差分信号完整性分析设计[J].光通信技术，2013，（09）.
[4]堵军，高辉，张益平.电路设计中的信号完整性分析和研究[J].电子与封装，2013，（08）.
关键词：信号完整性；高速；PCB设计
引言：
在当今的社会发展过程中，随着计算机技术的不断进步，已经在各个领域得到了应用，当今的网络发展也朝着高速化以及宽带化的方向迈进，在当今的科技得到飞速发展的情况下，器件集成已经得到了大规模的提高，而各类数字器件的信号也愈来愈陡，这样的高速信号的切换对于系统的设计者来说，就要对信号的完整性进行考虑，如此才能够提高产品在市场中的竞争力。
一、信号完整性的基本概述
在当前的市场中，电子产品可谓是琳琅满目，竞争也是日趋激烈。但是产品的市场周期已经呈现出愈来愈短的趋势，在一个激烈的市场中，一个电子产品从设计到投入市场的时间越短就越好，很多的产品在时间的开销上都放在了解决高速PCB这一设计信号完整性上了。所谓的信号完整性就是指信号从驱动这端，经过传输线的传送到达了接收端之后，波形的完整程度，也就是信号在电路当中的正确时序与电压之间的相应能力[1]。倘若是这一信号能够按照正常的时序以及时间的持续和电压的幅度传输到IC，这就说明这一电路的完整性比较好，反之则不然。对于信号的完整性可以通过延迟以及反射和串扰、同步切换噪声以及电磁干扰这几个方面来表现。
二、信号完整性中噪声及时序问题分析
1.信号完整性中的噪声问题分析
首先对反射噪声进行分析，所谓的反射就是信号在传输线上的回波，是源端和负载端阻抗不相匹配而造成的信号反射，负载把一部分的电压反射回源端。在这一过程当中负载的阻抗要和源阻抗相等，倘若是不相等的话那么信号的一部分能量就会被负载所吸收，而另一部分则会反射到信号源，此时信号源也就会发生一些变化来对输出进行补偿，而负载端所产生的波形就能够看成是反射波以及信号源输出的叠加。其实反射波是取决于传输线的阻抗以及负载阻抗的失配情况等，如果跳变时间比传输延迟的时间要大，信号反射回信号源的时候信号源在输出改变的就小，反射只是引起了一些小的波动，并在负载端表现为轻微的过冲。当信号的连线长度达到了产生反射时，信号线就成为了传输线[2]。
然后就是串扰噪声的相关分析，它主要就是在信号传输的过程中由于受到电磁耦合的影响，对临近的传输线造成了电压噪声干扰，在信号传输的过程中通过电磁波的形式进行的传输，而电磁波又包含着时变的磁场以及电场这样就会在周围产生感应电流和电压，这些也就是造成串扰的一个直接的因素，倘若是串扰过大则会有电路误触发从而影响系统的工作。电磁耦合造成了串扰的形成，在这一过程中耦合有容性耦合和感性耦合之分。首先容性耦合它是由于干扰源上的电压变化在被干扰对象引起的感应电流致使的电磁干扰；感性耦合则是在干扰源的电流变化产生的磁场干扰，串扰是一个比较复杂的现象，影响因素比较多，比如说电流的流向以及干扰源信号的频率等。对高速PCB板上的串扰噪声进行减小可以按照其设计的原则进行，首先就是要减小不同性质信号间传输线的并行长度，也可以对线的宽度以及高度进行改变，同时采取介电常数较小的绝缘材质以及对介质的厚度得以减小也能够减小串扰噪声，还有一些别的方法，如对PCB板层的结构以及层数进行合理的安排等等。
2.信号完整性中的时序问题分析
由于高速问题的产生，会对系统的正常时序产生很大的影响，在高速数字的电路当中，对于数据的传输通常都是采取时钟对数据信号进行有秩序的收发控制，而在芯片的设计中是按照一定的时序来进行收发数据的，信号的延迟或者是匹配不当都会造成时序的混乱以及功能的混乱。而在低速的系统运行过程中这种互连延迟以及振铃的问题可以忽略不计，在这一状态下时间是相对稳定的，倘若是在高速的系统当中那么系统的时钟速率就会得到上升，最终也会对芯片的收发数据造成影响。
三、基于信号完整性分析的高速PCB设计探究
在半导体技术的不断发展过程中，板级和系统的互连已经成为了对系统性能提高的一个重要的制约因素，传统的一些设计的方法是依靠着经验来对这一问题进行处理的，而在当今的高速高性能的产品来说这些工作显得非常的繁杂，并且还存在着一些潜在的危险。在对PCB板进行设计之前要做好仿真前的相关工作，首先就是要在PCB板的叠层参数方面进行设置，由于其元器件较多以及多电压供电要求这些方面的因素，就将PCB设置为8层，其中4层是信号层，2层为电源层，2层为地层。为了能够使得调试方便，就把中频的模块分成中频板以及数字基带板，两者在叠层的设置上都是相同的[3]。
在对中频部分所包含的内容较多，其中有模数的转换以及数字的上、下变频等，在布局方面除了模数转换器AD6644以及有源晶振需要5伏电源之外，其它的主要芯片只需要3.3伏即可，上行以及下行通路是在同一块板上使用的拓扑结构，两者间数据以及时钟线在空间上没有相交的地方。然后就是所采用的芯片均为AD公司按照无线基站所进行设计的，能够实现无缝连接。
然后就是对于差分信号走线的控制，其主要就是指在大小相等以及方向相反，同时线迹也布在一起的一对信号，在这一过程中的布线会比较的接近，而信号线既是干扰源同时也是被干扰的对象，在其中有着其自身的优点，能够和电源的系统进行隔离，并且在抗噪能力上也比较强，有效的提高了信噪比。在走线时所遵从的原则就是走线要等长，并尽量的靠近，等间距。
在数模混合的这一部分的设计中，也是设计中的一个重点考虑的部分，数字部分的频率会比较高而模拟部分对干扰比较的敏感，倘若是处理的不好那么数字信号就很容易干扰到模拟的信号，这样就会出现电磁的干扰问题。在具体的设计过程中要采取混合信号PCB的分区设计是一个比较好的方法[4]。首先要把混合信号电路板上的数字地以及模拟地要分割开来，如此就能够有效的把两者进行有效的隔离，虽然在一定的程度上此种办法可行，但仍有不少的问题，并且还不能跨越分割间隙布线。还有一种做法就是运用统一地，把PCB的分区作为模拟的部分以及数字的部分，这样模拟的电路板就会在所有层模拟区内进行布线，数字信号就会在数字电路区内进行布线，在布线的合理下就不会干扰模拟信号。在进行布线的时候要认真的检查及核对，要能够对布线的规则进行保障，信号线的不当会造成整个电路板的损坏。
四、结语
通过以上的相关分析可以发现，对于设计的方法在高速数字PCB板的应用上是有着现实意义的，它不仅能够有效的对产品的性能得到提高，并且还能够在产品开发的周期方面得到有效的缩短以及降低成本，在今后的发展中，随着技术的不断进步相信这一领域会有更好的发展。
参考文献：
[1]李元棋，何东之.基于ARM的数字调压控制系统设计与实现[J].电子设计工程，2013，（22）.
[2]倪建军，李涛，王建宇.用于空间遥感相机模拟源系统的DDR2 SDRAM高速存储电路设计[J].中国科学院大学学报，2013，（05）.
[3]倪芸，金鑫，姚晓东.基于EPON的SerDes差分信号完整性分析设计[J].光通信技术，2013，（09）.
[4]堵军，高辉，张益平.电路设计中的信号完整性分析和研究[J].电子与封装，2013，（08）.