搜索筛选:
搜索耗时1.3381秒,为你在为你在102,285,761篇论文里面共找到 17 篇相符的论文内容
发布年度:
[学位论文] 作者：景乃锋,,
来源： 年份：2012
计算可靠性一直以来都是集成电路设计和应用领域所关注的热点问题之一。随着集成电路制造工艺的不断进步和电路集成度的持续增加，由高能粒子辐射和噪声干扰造成的软错误问题也......
[学位论文] 作者：景乃锋,
来源：上海交通大学 年份：2007
随着集成电路设计、制造技术的进步和软件开发手段的日益成熟，DSP在通信、多媒体等领域都得到了广泛地应用。在这些产品中，DSP往往作为可重用IP核，与其它IP核一起构成了复杂的So......
[期刊论文] 作者：苏鹏,景乃锋,
来源：微电子学与计算机 年份：2020
随着当前面向特定领域加速器设计的快速发展,基于加速器的异构系统是计算架构设计发展的新趋势.但复杂的异构系统对编程方式以及处理器和加速器之间的高效交互提出了挑战.如...
[期刊论文] 作者：洪途,景乃锋,
来源：计算机工程 年份：2021
粗粒度可重构阵列架构兼具灵活性和高效性,但高计算吞吐量的特性也会给访存带来压力。在片下动态存储器带宽相对固定的情况下,设计一种存算解耦合的访存结构。将控制逻辑集成...
[期刊论文] 作者：行华彧,景乃锋,
来源：微电子学与计算机 年份：2020
异构可重构阵列是传统粗粒度可重构阵列的扩展,通过多样的异构单元可以实现更加丰富的应用类型.但是由于阵列异构单元在阵列中的位置、资源多种多样,使得传统的模拟退火布局...
[期刊论文] 作者：景乃锋,付宇卓,
来源：计算机工程 年份：2008
结合ESL中事务建模的方法，提出一种DSP微处理器周期精确的行为模型的建立方法。该模型描述DSP处理器设计中内部各子模块的功能划分、流水线的组织及指令的周期行为等关键问题...
[会议论文] 作者：景乃锋,毛志刚,
来源：第六届中国通信集成电路技术与应用研讨会 年份：2008
面向通信的片上网络NoC设计方法解决了芯片内IP核之间的互连通信问题,也提升了芯片系统的可扩展性。本文针对NoC设计方法中关键的IP映射技术,介绍了相关的模型和映射算法,并...
[期刊论文] 作者：石永泉,景乃锋,
来源：计算机工程 年份：2021
基于阻变器件的存算一体神经网络加速器需在架构设计初期进行仿真评估,确保神经网络精度符合设计要求,但传统阻变神经网络加速器的软件模拟器运行速度较慢,难以应对大规模网络的架构评估需求.为加快仿真评估速度,设计一种基于现场可编程门阵列(FPGA)模拟的阻变......
[期刊论文] 作者：斯涛, 景乃锋, 贺光辉,,
来源：微电子学与计算机 年份：2019
在辐射环境中,SRAM型FPGA会受到单粒子翻转(SEU)的影响导致电路配置帧信息错误,而各配置帧受影响的关键程度各不相同.刷新是将正确配置帧写入FPGA修复SEU的方法,为了提高刷新...
[期刊论文] 作者：俞磊,景乃锋,王琴,
来源：微电子学与计算机 年份：2019
粗粒度可重构阵列结构具有计算效率高的特点,但不能完美支持控制较复杂的算法.本文基于数据流驱动原理,提出了一种可重配置的混合粒度阵列架构,将细粒度可重构技术和粗粒度可...
[期刊论文] 作者：杨维科, 贺光辉, 景乃锋,,
来源：微电子学与计算机 年份：2018
基于RISC-V开源指令集及Rocket-Chip开源处理器,提出了一种基于Eyeriss结构的卷积神经网络加速模块,并与处理器连接形成完整的系统.该加速器结构通过进行横向(卷积核权值),纵...
[期刊论文] 作者：季永康,景乃锋,王琴,
来源：信息技术 年份：2020
串行总线具有高带宽、占用布线资源少的特点,适用于高速通信,因此文中设计了一个基于异构SoC的具有低延迟并行总线和高带宽串行总线的串并混合总线系统模型。文中还基于异构S...
[期刊论文] 作者：尹琛,彭飞,景乃锋,
来源：上海航天(中英文) 年份：2021
可重构阵列依靠数据流驱动带来的能效优势,被广泛运用在特定领域的运算加速中。随着应用范围的增大,当应用中存在不同控制流区域时,采用传统的空间调度方案同时执行整个数据流图,会由于非一致性控制流的存在,造成严重的性能损失。本文提出一种基于控制流解耦的......
[期刊论文] 作者：陈雅泽, 景乃锋, 王琴,,
来源：微电子学与计算机 年份：2019
由于FPGA的IO端口数量有限,导致FPGA往往只能搭载少量DDR存储器,限制了大数据应用的内存容量.本文通过对传统DDR存储器接口的改进,利用多种串行接口协议实现了存储数据的高速...
[期刊论文] 作者：钱恺宸,尹琛,景乃锋,
来源：微电子学与计算机 年份：2021
可重构阵列依靠数据流驱动带来的能效优势被作为加速器广泛运用在特定领域之中.随着应用范围的增大,当应用中存在不同执行速率的区域时,采用传统的空间映射方案将整个数据流图进行直接映射会造成严重的性能损失.提出了一种基于数据流解耦的映射方法,通过在执行......
[期刊论文] 作者：许晋彰,景乃锋,蒋剑飞,
来源：微电子学与计算机 年份：2020
为了应对大数据量实时处理,解决处理器间通信带宽瓶颈.采用自主设计的混合多FPGA平台搭建了面向新型RISC-V处理器互连的高速串行传输系统,通过对互连接口的改进,实现了单通道...
[期刊论文] 作者：沈林耀,王琴,蒋剑飞,景乃锋,
来源：微电子学与计算机 年份：2021
当前基于忆阻器的神经网络加速器存在的资源需求高、系统功耗大等问题,提出了一种包含剪枝及量化算法在内的神经网络模型压缩框架.根据忆阻器阵列紧密耦合的特点,设计了一种忆阻器阵列感知的规则化增量剪枝算法,在保证模型准确度的条件下实现了硬件资源的节省;......
相关搜索：
