当今流行的先进的验证技术有很多，本文综合使用了OVL（Open Verification Library）断言验证、总线功能模型BFM（Bus Function Module）层次......

仿真Testbench的设计是Top-Down流程中非常关键的一个环节,但是很多设计者却感到困难较大。实际上,verilogHDL有着较强的行为建模......

由于IC设计复杂度日益增加,用于IC设计功能验证的时间占到整个设计周期的60%～70%.我们认为针对某个领域的产品,开发可配置的验证环......