A new CMOS quatary D flip-flop is implemented employing a multiple-valued clock. Pspice simulation shows that the propos......

A novel ASM one-zero-hot design method based upon ternary flip-flops with binaryconstruction as storage cells is present......

By using the theory of clipping voltage-switches, two kinds of master/slave nMOS quaternary flip-flops are designed. The......

触发器是构成时序逻辑电路的存储单元和核心部件.利用开关级设计的CMOS传输函数理论和信号流图,讨论了CMOS主从D触发器的工作原理;......

本文讨论了四值逻辑代数和T运算,指出四值模代数运算不是完备系。文中给出了四值D,T,JK以及全功能触发器的逻辑设计及性能。......

本文以主的从ＲＳ触发器为基础首先推出触发器完整性特征方程，然后派生用ＪＫ型和Ｔ型触发器相应方程，在此基础上，本文研究兼顾传统分析与综合步......

提出了几种分别采用两个锁存器和单个锁存器的三值双边沿触发器设计方案，这些方案包括动态、半静态和静态结构。双锁存器三值双边沿......

本文根据电路中采用的触发器的不同敏感沿,提出采用组合时钟的异步时序电路的设计和分析方法.......

本文从简化触发器内部锁存器结构以降低功耗的要求出发,提出了一种新型的半静态D触发器设计.PSPICE模拟表明,新设计逻辑功能正确.......