布尔匹配相关论文
为了缩减FPGA和ASIC在性能、面积以及功耗方面的差距,FPGA厂商开始在FPGA中嵌入各种专用功能单元,如加法进位链、带控制信号的时序......
本论文包含两部分内容，用于现场可编程门阵列(FPGA)的多层次集成设计系统的设计与实现以及RTL综合器中重综合算法的研究与实现。 ......
提出了一种改进的基于二分图完美匹配的布尔匹配算法 .该算法通过把布尔变量之间的匹配问题转换为二分图的完美匹配问题 ,避免了原......
布尔表达式的化简就是通过某种手段（如真值表、卡诺图、公式法等），将一复杂的布尔表达式转换成一个等价的简单的布尔表达式。本文给出......
在现场可编程门阵列的自动化综合流程中，布尔匹配是核心子问题之一。基于布隆过滤器的布尔匹配方法需要消耗大量存储空间并牺牲部分......
自上世纪80年代第一块现场可编程门阵列(Field Programmable Gate Array, FPGA)芯片问世以来,FPGA凭借其开发周期短、非重复性工程......
当前大多数商用现场可编程门阵列（FPGA）可配置逻辑块结构在查找表（LUT）的基础上增加了很多辅助逻辑资源，而传统的LUT基工艺映射算法无法......
FPGA工艺映射是将工艺无关的逻辑网表转化成与目标FPGA结构相关网表的过程。传统FPGA的工艺映射主要是基于查找表(LUT)的电路覆盖,......
