本文介绍了一种全数字控制实现的延迟锁定环DLL电路,该电路具有实现简单,无累积相位差,对工艺和噪声不敏感等一系列优点。DLL可以......

　　DDLL(digital delay locked loop,数字延迟锁定环)可以产生精确的延迟而基本不受工艺、电压和温度等影响,常用来生成稳定的延......

同步是扩频通信系统中的一个重要问题。该文详细介绍了直接序列扩频（DSSS）通信系统中，数字科斯塔斯（Costas）环、数字延迟锁定环（DLL）的工......

数字延迟锁定环路 (DDLL)中存在的包络现象是导致低动态环境下 GPS伪距测量精度难以提高的重要原因。文中从实验中发现这种现象 ,......

针对短时猝发式直扩系统中大频偏情况下伪码捕获和跟踪问题,该文提出了一种基于扫频、数字匹配滤波器和数字延迟锁定跟踪环的伪码......

提出了一种基于FPGA的时钟跟踪环路的设计方案，该方案简化了时钟跟踪环路的结构，降低了时钟调整电路的复杂度。实际电路测试结果表明......

航天测控技术是航天技术的重要组成部分,测控系统为航天飞行器正常飞行提供必不可少的技术保障。随着航天技术的发展,航天测控技术......

介绍了一种新型的基于数字延迟锁定环DLL（Delay Lock Loop）技术的混合数字脉宽调制器DPWM（Digital Pulse Width Modulator）结构,该结构......