论文部分内容阅读
本文提出了关于数字电路确定性测试生成新的加速技术.它改进了TEGUS算法,减少了所产生的CNF公式的子句数和文字数,以及结合了基于结构算法中故障信号的传播约束条件.整个算法的基础是基于布尔可满足性模型,利用了工程上高度有效的SAT问题求解器Chaff作为搜索引擎.为了使得产生的子句和文字数个更少,采用深度优先搜索从故障点到原始输出的敏化路径增加逻辑门的特征函数,并增量求解事例的可满足性.关于ISCAS85 benchmark测试电路的实验结果证实了该技术的有效性和算法的健壮性.