论文部分内容阅读
针对高速FIR数字滤波器的实现问题，提出了一种基于FPGA的设计方案。以128阶的带通数字滤波器为例，介绍了在FPGA上应用分布式(DA)算法和流水线技术来设计与实现该滤波器。具体实现过程中，采用VHDL硬件描述语言和原理图相结合的方法来设计。为了满足实时性要求，采用了全并行结构，对查找表多次例化，以硬件开销为代价来提高运算速度。通过时序仿真和硬件测试，验证了滤波器满足了设计要求，从而证明上述算法和实现方法是可行的。