基于向量优化重组的LFSR 重播种方法

来源 :第十四届全国容错计算学术会议 | 被引量 : 0次 | 上传用户:liuxuedong0628
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
  本文提出了一种基于向量优化重组的LFSR重播种方法。针对测试集中测试向量的确定位位数不同的特点,先对 测试向量进行奇偶切分,接着进行重组,使新生成的测试向量中确定位大致相等。然后对新测试向量集进行LFSR编码,从而提高测试压缩率。本方案解压电路结构简单,并且种子的位数较少,与目前国内外同类方法相比,具有测试数据压缩率高、解压结构简单及测试时间少等特点。
其他文献
信任决策是可信计算中的关键环节,系统行为监控又是信任决策的基础。传统的异常监控方法使用单一的行为指标来描述系统,无法全面的得到系统的综合可信状态。本文提出了一种多维度可信行为指标体系中基于加权多核Fisher 鉴别(MWKFDA)的可信监控方法。MWKFDA结合核函数在处理非线性问题方面的优势以及不同核函数的特性,首先先对原始监控数据进行归一化预处理,再通过加权多核Fisher判断其状态,提高了系
硬件进化容错技术能满足航空、航天等应用领域对可靠性、安全性的极高要求,是一种具有前景的智能容错技 术。为揭示硬件进化系统实现容错的本质原因和机理,对其容错性进行详细的分析和研究。本文采用实验的方法研究了进化算法的种群和变异算子对系统容错性的影响;采用分析的方法阐述了可编程器件的冗余资源以及重配置机制实现容错的机理。得出进化算法的种群和算子、可编程器件的冗余资源以及重配置机制是硬件进化系统能够实现容
随着工艺的不断发展,越来越多的因素会在电路中引入小时延缺陷,因此检测小时延缺陷变的非常必要。本文首先回顾已有的几个评估小时延缺陷覆盖情况的度量标准并分析它们的优缺点。这些度量标准由于没有排除已经被测到的大时延缺陷的干扰而不能准确反映测试集对于小时延缺陷的覆盖情况。进而提出了一种用来准确评估小时延缺陷覆盖率的新的度量标准:扩展统计时延质量等级(Extended Statistical Delay Q
随着集成电路工艺尺寸的进一步缩小,制造出可靠或功能完全正确的数字电路越来越困难,设计成本越来越高,系统可扩展性也面临着挑战。同时,多媒体和通信领域的应用以及一些新型应用本身可以容忍部分差错,这使得差错容忍的计算成为一种新的计算模式。不同于缺陷容忍和故障容忍,差错容忍依据应用特性放松了对电路输出的正确性要求。  本文从差错容忍的角度提出了一种跨层次故障关键性评估方法。以一款H.264/AVC视频解码
随着芯片集成度的不断提高,功能验证已成为IC设计流程中时间耗费最大的环节,因此尽早且快速地发现集成电路设计中的错误,对于缩短验证周期具有重要意义。本文从模拟验证方法发现的功能错误中提取错误特征,引入软件测试领域中的静态检测方法实现了一个数字集成电路设计错误的静态检测系统。此系统包括:功能错误模型的提取,抽象语法树的建立、存储及搜索。实验结果表明对于某些功能错误用此系统进行检测,相比较其他方法(模拟
系统管理模式(System Management Mode SMM)是x86构架下具有最高权限的操作模式,是一种预留的操作环境。它能够进行有效的电源管理,控制系统硬件或者为运行厂商设计的特殊私有代码提供监控,运行于受到特殊保护的一段内存空间,称作SMRAM。  本文分析了SMM漏洞产生的原因,针对该漏洞进行了试探性的攻击。通过替换SMRAM在cache中的映射内容,实现了对进入SMM中断程序的篡改
本文针对系统芯片上RF电路测试接口不足以及测试时间过长等问题,提出了一种可编程CMOS衰减器,并将其应用在基于Loopback结构的内建自测试电路中。通过软件对可编程CMOS衰减器和包含Loopback 测试电路的RF系统进行仿真,分析这种方法的可行性。实验结果表明,基于Loopback结构的内建自测试(BIST)电路可以正确的测量出系统故障。这种BIST方法可以应用在生产测试中,减少测试时间降低
本文介绍了几种在软件单元测试中常用的基于数据流的测试充分性评价准则。这些准则适用于用过程式语言、面向对象语言编写的程序。测试人员可用这些准则判断究竟测了多少代码,还有多少代码未测到。
本文针对利用多样性防御入侵和容忍入侵的典型方法的不足,提出了一种在操作系统的系统调用层上实现的多版本冗余进程的容侵系统。采用指令集随机化实现了多版本的冗余进程,并且利用冗余进程间系统调用的一致性,通过封装Linux 内核中系统调用,实现了容侵系统的分发器、比较器及恢复机制。实验证明,该系统能有效地容忍针对恶意代码注入类型的入侵。
传统交流故障字典法通过施加不同频率的正弦激励,以获得对待测电路中频率敏感元件更高的故障覆盖率。为减少多次对待测电路施加激励的时间开销,本文提出可将多个不同频率激励进行叠加,得到非正弦的激励信号作为待测电路激励。在此背景下,讨论了产生一个非正弦激励信号,使之能够包含所需测试频率分量的可能方法,并分析了在施加非正弦激励下情形下,对待测电路响应中不同频率分量进行解耦,识别各分量交流参数的可行性和需要解决