内建自测试相关论文
近年来,随着集成电路的不断发展,芯片规模越来越大,复杂度越来越高。芯片集成度的增大,给设计和测试带来了诸多挑战,其中测试已成......
随着高新技术领域的高速发展,在电子设备进行规模巨大的数据信息交互与处理的过程中要求SRAM模块具备低功耗,高稳定性等优点。在强......
近年来,为了使芯片的上市周期缩短提高效率,节省成本,SoC（System on Chip）已经开始推广运用能够复用的IP（Intellectual Property）核,DD......
鉴于传统的Ad Hoc路由测试方法存在的实际约束,如接口电路复杂性和芯片引腿数限制,本文基于IEEE 1149.1标准提出了一种MPP协处理器......
本文针对系统芯片上RF电路测试接口不足以及测试时间过长等问题，提出了一种可编程CMOS衰减器，并将其应用在基于Loopback结构的内建自......
提出了一种新的测试数据压缩／解压缩的方案：位差游程编码。传统的游程编码是使用短的代码字来代换长的代码字，以此来达到降低代码字，而......
单输入变化(SIC)序列可有效降低数字集成电路中待测电路内部节点翻转率.因此,在确定内建自测试技术中,SIC可作为低功耗序列.SIC序......
本文对CMOS组合电路开路故障的测试进行了讨论.针对开路故障的特征,首先提出了一种采用跳变次数进行响应分析的BIST方法,在该方法......
本文提出了一种新的低功耗确定测试向量发生器的综合算法,该向量发生器采用非一致细胞自动机的结构实现.利用基于模拟退火的动态邻......
随着缺陷密度增加,在存储器中设计冗余行或冗余列替换有缺陷的存储器单元,成为提高存储器成品率的常用方法。然而基于冗余行或冗余......
本文提出了一个基于重复播种的新颖的BIST方案,它使用侦测随机向量难测故障的测试向量作为种子,并利用种子产生过程中剩余的随意位......
通过反复分析RTL的代码和RTL的故障仿真可得到一组屏蔽向量,将这些屏蔽向量和随机向量应用到门级进行故障测试可提高系统的故障覆......
系统级封装(SiP)是一种先进封装和系统集成技术,是未来电子产品小型化和多功能化的重要技术手段之一.由于国内SiP模块厂家设计、生......
集成电路的高的测试功耗和激增的测试数据量增加了测试成本。为了降低集成电路的测试成本，需要降低集成电路的测试高功耗和减少......
嵌入式存储器正逐渐成为SoC的主体结构,对嵌入式存储器设计内建自测试和内建自修复结构是降低制造成本,提高SoC成品率和可靠性的有......
作为可测性设计的一种,MBIST(Memory Built-in Self-test)是在电路内部置入测试电路以对Memory进行测试,它的好处是可以节省测试时......
软件内建自测试根据硬件测试的BIST思想,通过测试工作的及早开始以及测试代码和功能代码的有机结合,力图在软件测试自动化方面做出......
构造BIST(Built-InSelf-Test)单元是逻辑电路层次化BIST设计的重要组成部分.对于不同的被测对象CUT(CircuitUnderTest),BIST单元需......
附录线性反馈移位寄存器(LFSR)理论由于线性反馈移位寄存器在结构上简单而且相当规则,其移位性质容易与串行扫描结合起来,而且能......
本文主要依据《A Tutorial onBuilt—in Self—test》Part Ⅱ:Applications,IEEE Design ＆ Test of Computers June 1993PP67—77编......
1998年模拟和混合信号IC的主要成绩包括具有了可编程性、封装水平提高以及性能价格比的突破性提高。其他一些值得注意的宣布还有......
第 33卷 总第 183～ 188期第 33卷 第 1期混合信号电路的衬底电阻网络模型 …………………田洪宇 ,余志平 ,田立林 ,等 (1)……......
本文介绍了基于平台的SoC技术,对其关键技术进行了介绍,比较了基于平台的SoC技术与传统IC技术的异同。
This paper introduces th......
晶圆级老化系统(WLBI:Wafer LevelBurn-In)由于在确保KGD(Know Good Die)的同时,能够最有效地降低试验成本因此倍受市场关注。下面......
传统的 BIST结构中 ,由于 LFSR产生大量的测试矢量在测试过程中消耗了大量的功耗。为了减少测试矢量的数目而不影响故障覆盖率 ,我......
随着SoC的复杂度和规模的不断增长,SoC的测试变得越来越困难和重要。针对某复杂32-bit RISC SoC,提出了一种系统级DFT设计策略和方......
本文介绍了一款基于65nm工艺的数字处理芯片的可测性设计,采用了边界扫描测试,存储器内建自测试和内部扫描测试技术。这些测试技术......
随着集成电路工艺的发展,系统芯片(SoC)集成已成为超大规模集成电路的主流设计方法.SoC设计具有强调自顶向下设计、突出设计重用性......
提出一种检测和修复有缺陷TSV的内建自测试(BIST)和内建自修复(BISR)的方法。采用BIST电路测试TSV,根据测试结构,采用BISR电路配置......
随着集成电路制造技术的快速发展,系统芯片SOC逐渐成为现实.SOC将一个完整的系统集成在单个芯片上,从而缩小了系统的体积;SOC减少......
随着集成电路设计和制造水平的不断提高,测试面临着越来越多的困难,可测性设计(DFT)成为解决测试问题的主要手段。其中,内建自测试......
随着超大规模集成电路(Very Large Scale Integrated circuites,VLSI)设计和制造技术地迅速发展,电路尺寸日益减小,复杂程度愈来愈......
随着集成电路设计和制造水平的不断提高,测试面临着越来越多的困难,可测性设计(DFT)成为解决测试问题的主要手段。其中,内建自测试......
随着集成电路设计和制造水平的不断提高,其测试面临着越来越多的困难,可测性(Design For Testability,DFT)设计成为解决测试问题的......
随着集成电路设计和制造水平的不断提高,测试面临着越来越多的困难,可测性设计(DFT)成为解决测试问题的主要手段。其中,内建自测试......
随着电子电路的制造工艺和设计的迅速发展,数字电路的集成度与复杂度越来越高,可测性设计(Design For Testability,DFT)成为解决当......
随着集成电路设计复杂性的提高,对其测试遇到越来越多的困难,此时可测性设计应运而生,其中特别以BIST(Built-In Self-Test,内建自......
该研究计划的目的是探索适用于移动通信领域的,满足至少70dB动态范围,信号带宽达到1.25MHz的A/D转换器的设计方法.工作的侧重点在......
内建自测试是一种具有很大发展潜力的可测性设计技术,在内建自测试结构中主要包括测试生成(TPG)、响应分析器(SA)、和测试控制器(T......
该论文是以时序电路的可测性设计方法为主要研究内容,以被测电路中的单固型故障的检测为研究基础,实现的目标是测试应用时间的减少......
该文的研究内容为ME运算阵列内建自测试研究.该文首先对BIST技术进行了研究.在对BIST原理的分析中,重点讨论了测试码生成和响应分......
MPEG-2标准早在1990年12月MPEG-1标准基本完成之后就开始制定,到1994年11月新加坡会议之后,其编码输出码流的句法能够描述多点电视......
随着半导体工艺技术的不断发展，集成电路的测试成本呈快速上升的趋势，其主要原因包括：1)电路规模不断增大和故障类型的增多使得测试数......
