论文部分内容阅读
该文定义了条码阅读预处理器的功能，给出其ＶＨＤＬ语言的行为源描述。讨论了在ＶＨＤＬ高级综合系统ＨＬＳ／ＢＩＴ的支持下面的ＦＰＧＡ，从算法级行为描述开始，自顶向下地进行条码阅读预处理器的设计过程。从中可见，ＶＨＤＬ高级综合和ＦＰＧＡ的结合，是一种简化设计复杂度、提高设计时效的设计ＡＳＩＣ的简便方法。