论文部分内容阅读
在现代超标量微处理器中,指令指针自加电路中需要多级加法电路.但指令指针自加电路的时间要求越短越好,这就给指令指针自加电路的设计带来了很大的挑战.本文对此问题提出了一种基于译码加法器的指令指针自加电路.分析表明:此电路具有很好的性能,可以满足指令指针自加电路的时间要求.
一种基于译码加法器的CPU指令指针自加电路
【摘 要】
：
在现代超标量微处理器中,指令指针自加电路中需要多级加法电路.但指令指针自加电路的时间要求越短越好,这就给指令指针自加电路的设计带来了很大的挑战.本文对此问题提出了一种基于译码加法器的指令指针自加电路.分析表明:此电路具有很好的性能,可以满足指令指针自加电路的时间要求.
【机 构】
：
410073,湖南长沙国防科技大学计算机学院
【出 处】
：
第九届计算机工程与工艺全国学术年会
【发表日期】
：
2005年7期
其他文献
为了获得可靠的、高性能的器件,传统晶体管的特征尺寸在不断缩小.然而在器件小型化进程中受到物理学、热电学等理论的挑战,已趋于极限.一些新工艺的诞生正试图打破这些制约.本文将就绝缘体上硅(SOI)技术、应变硅(StrainedSilicon)技术、双栅介质(doublegate)技术等作以讨论.特别会对双栅介质技术的工作原理及工艺制造过程加以叙述.期待在不久的将来双栅介质技术得到成功推广应用.
本文介绍一个适用于二维环网拓扑结构的路由芯片设计.该芯片在采用虚跨步切换二维环网中实现了组播操作.芯片支持组播操作和自适应路由.实际系统中的测试结论表明芯片的性能优越.
获得速度和功耗方面的优良性能,并追求更广泛的适应范围是SRAMIP核设计的主要目标.本文采用层次字线结构、差分输入总线和全静态译码等低功耗技术,并结合快速译码和敏感放大读出技术,提出了一个输出位宽可重构的SRAM核设计.设计的SRAM核容量在4Kb～16Kb范围内具有良好的功耗及速度性能,并且输出位宽64位/128位动态可配置.
本文针对FFT算法中蝶形运算的特点设计了32位ANSI/IEEEstd754-1985标准优化的浮点蝶形运算部件,并以此为基础在FPGA上实现了FFT算法的两种并行结构,一是由数个双存储器结构(ping-pong)的fft模块组成的并行运算系统;二是流水线(pipeline)结构.同时分析了其作为协处理器时可满足的最大带宽及实现代价.
本文提出了一个32位嵌入式微处理器的片上调试系统.该调试系统完全基于JTAG工业标准,以较少的硬件开销实现了断点和观察点设置、单步执行、寄存器和存储空间查看和设置、在线编程以及调试启动、暂停、退出等调试功能.该片上调试系统在EStar2嵌入式微处理器上,基于SMIC0.18um1P5M工艺进行了设计和实现,投片结果验证了设计的正确性和有效性.
SMT(同时多线程)是一种能有效提高处理器性能的技术,本丈在我们自主设计的32位高性能嵌入式数字信号处理器YHFT-D4的基础上,设计实现了一种多操作分离发射(MOSI,MultiOpSplittingIssue)的双线程SMT处理器--YHFT-DSP/SMT,并对其性能进行了分析,该处理器具有实现简单,线程切换代价小等特点.
在硬件算法设计中,浮点三角函数、指数函数及对数函数等操作是既费时又占用面积的操作,很难有效实现.CORDIC算法的提出,将复杂耗时的操作转化成有规律的循环迭代的加法、移位操作,使其便于硬件实现.因此成为硬件实现浮点三角函数、指数函数及对数函数的有效方案.本文基于CORDIC算法原理,讨论了基于CORDIC算法实现浮点功能部件的关键技术,并设计了一个基于CORDIC算法实现的硬件浮点功能部件原型.评
人工智能发展至今,专家系统仍是人工智能的一个重要分支,专家系统目前在很多领域都有广泛的应用.解析防火墙配置的问题很自然地由一个专家系统来解决,发现用逻辑叙述来表达知识在网络、防火墙和一般配置错误是很容易的.例如:用一个已存在的推理机,它就允许我们定义知识库的核心概念和关系.在这篇文章中,我们提出了一种解析防火墙规则的专家系统及其实现.
以专门用以在嵌入式系统中实现USB协议的芯片ISP1161与ARM微处理器S3C4510B相结合为实例,叙述了嵌入式系统中USB的设计与实现.介绍了ISP1161芯片的基本工作原理和开发系统的硬件设计方案,并给出了在嵌入式系统中USB的软件实现过程.