论文部分内容阅读
为实现数字采集处理模块中多个大规模逻辑器件的故障检测,本文针对大规模逻辑器件的功能和特点设计了可测性设计方案,从工程应用方面分两个层次实现了其可测试性设计,一是基于边界扫描的静态测试,二是采用BIST内建自测试技术的动态测试。该方案最终实现了较高的故障覆盖率,并能在调试阶段和工作阶段检测和实现故障定位,保证系统稳定可靠的运行。