论文部分内容阅读
文中提出一种能屏蔽冗余测试码序列的新型BIST结构。通过重用并行数据端口控制可控长度计数器的计数值，进一步控制特征分析器的测试响应数据输入，从而达到屏蔽冗余序列，降低功耗的目的。仿真结果表明可以任意跳过冗余的测试序列.这种BIST结构已经应用于数字内插滤波器的测试，集成该数字内插滤波器的14位130MSPSD/A转换器芯片已经参加MPW流片，应用目标为移动通信领域。