【摘 要】
：
三维集成电路是通过硅通孔将多个相同或不同工艺的晶片上下堆叠并进行垂直集成的新兴芯片集成技术。通过这种集成,芯片可获得更小的外形尺寸、更高的片上晶体管集成密度、单片上能集成更多的功能模块以及更高的互连性能等显著优点。然而,三维集成电路也带来了诸如TSV电迁移效应等新挑战。本文提出了一种抑制TSV电迁移效应的可靠性设计方法。首先,针对镀铜气泡、绑定非对齐和绑定界面尘埃沾染等TSV缺陷,分析了制造缺陷和
【机 构】
：
State Key Laboratory of Computer Architecture, Institute of Computing Technology, Chinese Academy of
论文部分内容阅读
三维集成电路是通过硅通孔将多个相同或不同工艺的晶片上下堆叠并进行垂直集成的新兴芯片集成技术。通过这种集成,芯片可获得更小的外形尺寸、更高的片上晶体管集成密度、单片上能集成更多的功能模块以及更高的互连性能等显著优点。然而,三维集成电路也带来了诸如TSV电迁移效应等新挑战。本文提出了一种抑制TSV电迁移效应的可靠性设计方法。首先,针对镀铜气泡、绑定非对齐和绑定界面尘埃沾染等TSV缺陷,分析了制造缺陷和电迁移效应之间的关系。通过观察发现,制造缺陷在加剧电迁移效应的同时还会影响TSV的阻值。然后,本文提出了TSV-SAFE(TSV Self-healing Architecture For Electro-migration)可靠性设计框架抑制电迁移效应。实验中,本文构建了一个由两层电路组成的3D芯片仿真平台。实验结果表明,采用本文所提出的技术,TSV的平均无故障时间(MTTF)平均增加了70倍,而由此带来的硬件面积开销不超过全芯片面积的1％。
其他文献
为分析由程序内部缺陷引发的程序异常行为，首先给出了程序行为的表征方法，并对程序基准行为和故障行为做出形式化描述。在此基础上，又提出了能够反映程序故障行为特性的三个量化指标。其次，设计并实现了一种以系统调用为程序状态提取粒度的实验方法，并以嵌入式基准程序为对象进行故障注入实验以获得上述三个量化指标值。实验表明，不同故障类型下的程序行为特征存在较大差异，且这些差异主要来源于与嵌入式程序的实现机制、结构
对等网络是当前Internet上实现资源共享的重要方法之一，失效检测是维护P2P系统高效运行的基础组件之一，如何在低负载的条件下获得较高的有效性指标是P2P环境下失效检测研究的核心问题。本文围绕自适应和结果共享机制两种重要的实现技术展开，对当前失效检测技术的研究现状进行了系统的分析，并针对P2P系统的特点提出了几个重要的研究方向。
本文针对内存泄漏提出了路径敏感的过程间静态测试方法，旨在减少函数调用中条件分配或释放内存引起的误报。本文首先分析了一个产生该类误报的例子；然后定义了路径敏感函数特征(PSF)的四元组模型，并定义且描述了辅助生成路径信息的过程间定义使用向量；在模型和向量定义的基础上，利用控制流图和抽象语法树，给出了PSF的生成算法，并讨论了其在函数间的传递及在缺陷检测中的应用。最后本文通过实例应用说明了此方法的分析
本文针对数组越界模式提出了多变量约束的过程间静态检测方法。本文首先分析了一个过程间数组越界模式的例子，然后提出了多变量约束的模型，用一个四元组来表示多变量约束信息。在此模型的基础上，介绍了多变量约束的生成、传播算法以及使用方法。此方法在前置约束信息中增加多变量关系的分析，使前置约束信息中能够记录多变量的约束关系，以达到减少误报和漏报的目的。最后本文通过一个应用实例说明了此方法的分析过程。
测试数据生成是软件测试的关键。采用遗传算法生成覆盖路径的测试数据，是一种重要的测试数据生成方法，但是，已有的方法主要面向串行程序。结合并行程序自身的特点，并充分利用协同进化遗传算法的优势，本文提出一种用于覆盖消息传递并行程序路径的测试数据生成方法。首先，建立多种群协同进化模型；然后，设计不同进化种群的适应度函数；最后，给出合作团体的构成策略。将所提方法应用于典型并行程序测试中，并与随机法和传统遗传
程序在运行过程中出现非预期的行为或者结果，说明该程序中存在软件故障，如何快速准确的定位软件故障是提高软件可靠性的一个重要方面。本文介绍一种单元测试中基于路径分析的故障定位方法，根据测试用例的执行结果，分析对应的执行路径，通过统计程序控制流图上每条边分别被通过和失败的测试用例执行的次数计算该条边的可疑度，然后由边的可疑度计算得到节点可疑度，并将节点按照可疑度进行排序，帮助程序员快速准确的定位到故障位
保障资源是软件保障的物质基础，是影响软件保障性的三大要素之一。提出了软件保障资源评估的两种形式，结合国军标及美军相关研究资料，建立软件保障资源评估指标体系。采用特征值法对评估指标进行了权重分析，之后根据模糊综合评判原理，建立了保障资源评估模型。通过案例分析，表明该模型具有有效性和可操作性。
SRAM型FPGA具有设计开发周期短、设计制造成本低、可反复编程、灵活性高等优点，在航空航天领域中的应用逐渐受到重视。但是SRAM型FPGA极易受空间高能带电粒子导致的单粒子翻转效应的影响，严重制约芯片可靠性。本文针对SRAM型FPGA的可靠性问题，提出并实现了基于动态重配置的可靠性设计和基于配置文件回读的跨层次可靠性设计方法。基于动态重配置的可靠性设计利用SRAM型FPGA动态重配置技术，在三模
在门级电路的可靠性估计方法中，基本门故障概率p通常是以经验值或人为设定的方式出现，最近才被建模成栅氧化层的故障概率或基本门的输入导线的故障概率。本文结合广义门电路的版图结构信息，分析了故障的形成机理与作用模式、广义门电路的拓扑结构和可靠性的损失机理，并给出了输入导线与栅氧化层的缺陷随时间的生长模型以及缺陷移除率的计算方法，最后建立了包含老化或早期失效的广义门电路的故障概率P模型。理论分析与在ISC
检查点技术是保障计算机系统可靠性的一种常用方法，检查点间隔的设置和选取对提高计算效率具有重要意义，合理地设置检查点的间隔、提高任务执行效率和保证系统更好的可靠性是目前检查点间隔研究的热点。在故障次数服从泊松分布的条件下，提出一种基于指数分布和正态分布的动态检查点间隔策略，该策略采用指数分布函数定位假设故障点，使用正态分布函数描述实际故障点接近假设故障点的程度，并能够根据故障发生情况动态的调整检查点