【摘 要】
：
集成电路工艺水平的不断提高,使得组合逻辑电路对软错误的敏感性越发突出.为了在集成电路的设计阶段进行软错误率的准确评估,提出一种精确的单粒子瞬态屏蔽效应评估方法.该方法考虑了扇出重汇聚的影响,考虑了门单元输入引脚到达输出端的上升与下降延迟,并克服了现有时窗屏蔽效应评估方法存在的不足.基于提出的单粒子瞬态屏蔽效应评估方法,提出一种基于向量传播的组合逻辑电路软错误率计算方法.通过将不同宽度的瞬态故障脉冲
【机 构】
：
合肥工业大学计算机与信息学院 合肥230009 合肥工业大学电子科学与应用物理学院 合肥23000
论文部分内容阅读
集成电路工艺水平的不断提高,使得组合逻辑电路对软错误的敏感性越发突出.为了在集成电路的设计阶段进行软错误率的准确评估,提出一种精确的单粒子瞬态屏蔽效应评估方法.该方法考虑了扇出重汇聚的影响,考虑了门单元输入引脚到达输出端的上升与下降延迟,并克服了现有时窗屏蔽效应评估方法存在的不足.基于提出的单粒子瞬态屏蔽效应评估方法,提出一种基于向量传播的组合逻辑电路软错误率计算方法.通过将不同宽度的瞬态故障脉冲在敏化路径上传播,由此评估故障脉冲对电路造成的失效概率,进而通过提出的软错误率计算方法计算可得电路总体软错误率.针对组合电路进行软错误率评估的实验结果表明,与速度较慢的SPICE方法相比,文中方法取得了与其相似的评估结果,并且可以有效评估时序电路组合逻辑部分的软错误率,能够有效指导集成电路的容错设计.
其他文献
现有模拟电路故障诊断方法多是重点针对模拟电路的结构故障(参数故障),而没有对模拟电路的功能故障进行深入研究.在实际电路中模拟电路多是以模块化的形式实现特定的应用功能,因此对模拟电路按功能进行分类,深入研究其功能故障的诊断方法,是一个实用化的研究方向.本文以空间电子仪器测试系统中的综合信号处理电路为应用背景,研究了模拟电路模块划分原则和方法,提出了一种模块化功能故障检测方法,并构造了模拟电路第一级功
三维多核SoC能够为构建高能效系统提供一种有力的解决方案.近年来,多核设计广泛采用电压/频率岛优化系统能耗.然而,不断增加的工艺偏差导致电压/频率岛的性能参数偏离其额定值.在较大偏差的影响下,可能无法满足任务的截止时间约束.另外,已有的研究工作大多针对二维平台,无法很好地解决因三维集成而不断恶化的发热问题.面向采用电压/频率岛设计的三维多核SoC,本文提出一个硅后优化框架,最小化系统能耗的同时,满
软件的高复杂性是其可靠性难以精确评估的主要原因,传统模型在不同环境下、不同类型的软件系统的预测能力差别极大,使得软件可靠性模型选择极其困难.基于核函数的软件可靠性模型具有动态适应性,得到很多研究者关注,是目前软件可靠性预测研究领域重要发展方向之一.使用相关向量机对软件失效时间数据与发生在其之前的m次失效时间数据之间的关系进行建模,从而捕捉失效时间内在的依赖关系.在10个不同类型失效数据集上,采用M
针对云计算系统IaaS(Infrastructure as a Service)层虚拟机与物理节点映射过程数据中心可靠性问题,本文提出一种多目标优化虚拟机容错分配方法.该方法首先在IaaS层建立虚拟机容错管理结构,设计虚拟机容错分配流程.然后针对影响虚拟机容错分配的多个因素,建立多目标优化虚拟机容错分配模型,该模型综合考虑了服务级合约违背率、资源利用、电源消耗和容错成本四个因素的多目标优化.最后针
如今,人们对软件的依赖程度越来越大,需求也越来越高,而软件缺陷导致的事故频发.现有技术发现软件缺陷的方法有限,软件质量的现状不容乐观.如何定位软件缺陷,发现软件缺陷之间的亲缘关系和产生的原因,以及如何直观显示被发现的软件缺陷,特别是大数据测试结果的直观图形显示,一直是该领域十分关心的科学问题.本文构建和设计了一个软件缺陷谱系分类可视化模型,包括软件缺陷谱系关系的分析方法,三种谱系分类绘图法(直线绘
本文主要工作集中于基于TTCN-3的协议一致性测试方法研究,介绍了TTCN-3核心语言.以DNS协议为例,在对DNS协议进行分析的基础上,结合TTCN-3测试系统的体系结构和一致性测试过程,提出了一种通过执行TTCN-3抽象测试套来验证协议实现正确性的方法.论文主要是根据TTCN-3核心语言的相关规范与DNS协议的工作方式,设计了测试DNS协议的TTCN-3抽象测试套;根据TTCN-3控制接口规范
本文介绍功率器件加速老化及故障预测实验平台的搭建方案.分析了进行功率循环、热循环、负载变化等功率器件加速老化实验所需的实验条件和要求.介绍实验平台搭建的整体框架,软件、硬件部分的组成实现.该实验平台可以在线监测器件电压Vce(Vds)、Vg、电流Ice(Ids),封装温度等,并获得器件全生命周期的老化数据,支持功率器件状态监测和故障预测方法的在线验证.
Scan-based testing always consumes considerable power as the transitions due to the shifting of test data in scan chain can cause excessive nonsense work in the combinational part of the circuit.Scan
通用处理器是集成电路中功能最为复杂的设计之一,这对其功能验证提出了巨大的挑战.本文提出了一种基于指令模板的通用处理器约束随机指令生成方法,针对一款ARMv8处理器进行了模拟验证.此指令生成方法基于从指令集中提炼的指令模板,通过约束的调整即可支持各种功能场景的验证.基于结果自动比对的验证环境,对处理器进行了充分的验证,发现了58处设计错误,为处理器进入后续的FPGA硬件仿真奠定了良好的基础.
传统扫描链将所有扫描单元串联,测试数据的移位路径较长,导致测试移位功耗较大.首次提出代表扫描结构,它将传统扫描链或子链中的触发器改造成环形移位寄存器,为每个环形移位寄存器遴选一个代表触发器,并将这些代表触发器串联,构成具有若干局部循环的代表扫描结构.本文首次提出代表扫描结构，该结构仅选择部分代表触发器串联成代表扫描链作为测试数据的移位路径，大大减少了移位功耗，该结构的不仅具有较小的硬件代价，获得较