论文部分内容阅读
预测是解码过程中最重要的问题，包括帧内预测和帧间预测两个部分，算法实现起来非常复杂。这两个部分的处理过程需要人量的内存访问，并且占用大约整个解码时间的80％。本论文提出了一种新型的帧内预测设计和VLSI实现，致力于解决系统吞吐量和内存访问的问题。
基于H.264解码的新型帧预测算法
【摘 要】
：
预测是解码过程中最重要的问题，包括帧内预测和帧间预测两个部分，算法实现起来非常复杂。这两个部分的处理过程需要人量的内存访问，并且占用大约整个解码时间的80％。本论文提出了一种新型的帧内预测设计和VLSI实现，致力于解决系统吞吐量和内存访问的问题。
【机 构】
：
电子科技大学微电子与固体电子学院 成都 610054
【出 处】
：
2009四川省电子学会半导体与集成技术专委会学术年会
【发表日期】
：
2009年3期
其他文献
针对应变硅材料制备复杂的现象，研究了一种基于常规Si工艺的浅槽隔离(STI)技术引入应力，并进行了扫描电子显微镜(SEM)，高分辨X射线双品衍射(HXRD)测试。测试结果表明：该实验确实在材料中引入了与分析相同的应力，即压应力，并且证明压应力与STI槽间距成反比。
功率集成电路需要在一块芯片上集成低压控制电路和集成功率器件。与常规的分离VDMOS器件从底部引出漏极不同的是，集成的VDMOS的漏极需要从芯片表面引出，故需要考虑N型埋层与sink引出电阻对导通电阻的影响。本义提出了一种通过刻槽、侧壁斜角注入形成sink的方法，与传统的sink扩散的方法相比，该方法可有效的减少sink电阻，减小sink横扩，减少热过程时间。
本文对一种高功率BCD工艺中的VDMOS器件进行了优化设计。通过综合考量高功率BCD工艺中各种器件设计之间的制约与兼容性，并借助软件仿真，对VDMOS器件的相关参数，包括埋层上扩特征长度、多晶栅长及JFET区注入等进行优化，得到了满足器件设计要求的最优值。
一种具有线性放人的JFET结构的器件，该器件在高电流电平下具有三极管特性，漏电流随漏电压约成线性增加，该器件线性区范围大，适用于人范围的音频放大器。该器件在栅极寄生一个二级管，防止JFET寄生三极管开启使器件烧毁，使之在正的栅压下仍然能正常工作。
本文提出一种新型的TIGBT结构，与传统的TIGBT器件相比它的不同之处在于：在漂移区(N-drift)与场阻层(Field-Stop/N-buffer)之间插入SJ(Super Junction)浮空层。基于此创新，通过仿真发现新结构阻断电压高、关断时间短。SJ浮空层的引入对器件总体性能的提高起了极大的作用。
在大规模的ASIC设计中，时钟的规划问题变得越米越突出，各种芯片的时钟拓扑结构也变得越来越复杂。如何设置合理有效的时序约束，成为了当今后端设计中的一个难题。本文基于业界STA分析方法学，提出了针对此类问题的解决思路，并以一个实际芯片的后端设计为例，对该芯片中的各种时钟拓扑结构给出了相应的解决办法。
存储系统作为数据的最后一道防线是整个信息系统的中心，许多存储系统都要采用加密的方式来保护数据，而传统的加密技术并不是专门针对静态存储系统的，没有充分利用存储介质的特点，仍然有许多缺陷。为了更好的保护存储于介质上的静态数据不受攻击，本文详细分析了一种新的句柄块加密的原理，描述了一种基于句柄块加密原理的xts-aes的实现细节。成功的利用FPGA实现了这种加密方式，仿真顺利通过并且在硬件上调试成功。
设计了一个用于Delta-Sigma ADC内部降采样的数字滤波器，滤波器采用CIC与三个半带滤波器级联的结构，通过MATLAB的模型仿真表明，ADC的模拟调制器通此滤波器输出信号的信噪比大于100dB，功能已经用Verilog语言实现并在FPGA上验证通过。
本文提出一种FPGA配置位流文件的AES加解密保护系统的PC-FPGA实现方案。通过在PC上自制的软件将FPGA的配置位流文件通过AES算法进行加密，被加密的配置文件通过PCI接口传输到FPGA验证板上再通过硬件解密模块进行解密并以PS配置模式配置FPGA。整个系统通过PC-FPGA验证平台实验验证，在利用AES加解密算法有效保护配置文件的前提下，能够正确并快速地配置FPGA。
介绍一种基于计数法测频原理和FPGA设计思想，利用VHDL硬件描述语言设计自适应数字频率计的方法。此系统设计自顶向下，采用模块化单元构建，实现自动清零，自动换量程和超量程报警功能，被测频率在1KHZ以上时测试精度达到99.9％以上，并对系统的各个模块和仿真结果进行了详细的分析。